SU1177896A1 - Устройство для выделения экстремумов сигнала - Google Patents

Description

Изобретение относится к импульсной технике, а также к технике связи,

^Цель изобретения - повышение точности выделения экстремумом сигнала и повышение надежности. 5

На фиг. 1 представлена функциональная схема устройства; на фиг.2 один из вариантов реализации блоков цифрового дифференцирования.

Устройство для выделения экстре- Ю мумов сигнала (фиг. 1) содержит аналого-цифровой преобразователь 1, блоки 2 и 3 цифрового дифференцирования, блок 4 элементов ИЛИ, блок 5 элементов И, элемент ИЛИ 6, элемен- 15 ты И 7 и 8, элемент 9 задержки, формирователь 10 импульсов, содержащий элементы ИЛИ 11 и 12, триггеры 13 и 14, элементы 15 и 16 задержки, элементы И 17 и 18, а также шину 19 20

подачи исследуемого сигнала, шины 20 и 21, импульсы на которых соответствуют моментам минимумов и максимумов соответственно, и шину 22 установки формирователя импульсов в исход- 25 ное состояние. Блоки 2 и 3 (фиг. 2) цифрового дифференцирования содержат элементы 23 задержки и элементы И 24.

Устройство для выделения экстремумов сигнала работает следующим 30 образом.

В начальный момент времени, который соответствует началу анализа формы исследуемого сигнала, после включения устройства, по шине 22 поступает импульс, который устанавливает триггеры 13 и 14 в нулевое состояние. Исследуемый сигнал Бц(ь) по шине 19 поступает на вход аналого ^цифрового преобразователя (АЦП) 1, 40

на выходах которого формируется > цифровой эквивалент исследуемого сигнала с точностью, определяемой разрядностью η АЦП 1.

От отсчета к отсчету значение цифрового кода на выходах АЦП 1 может оставаться неизменным, увеличиваться или уменьшаться.

Если исследуемый сигнал уменьшается, следовательно от отсчета к отсчету уменьшается и цифровой эквивалент на выходах АЦП 1. При этом изменяется то или иное количество разрядов цифрового кода. При изменении разрядов возможны переходы от "0" к ”1'* и от "1” к "0". Но в самом старшем разряде, в котором произошло изменение, обязательно произойдет изменение от "1" к "0".

Если исследуемый сигнал увеличивается, то при увеличении цифрового кода изменение цифрового эквивалента в самом старшем, изменившемся разряде, произойдет от "0" к "1’’.

Таким образом, определить увеличение или уменьшение цифрового эквивалента возможно, определив, какой переход произошел в самом старшем изменившемся разряде: от "0" к "1” или от "1" к ”0".

Блоки 2 и 3 цифрового дифференцирования определяют разряды, в которых произошло изменение от "О” к "1" и от "1" к ”0" соответственно. Импульс с уровнем логической ’’1" на выходе логического элемента И 24, соответствующего блоку 2, появляется только при переходе от "0" к "1".

Аналогичным образом импульс с уровнем ”1" появляется только на выходах элементов И 24 блока 3, соответвующих разрядам, в которых произошел переход от "1".к "0". Длительность импульса с уровнем логической "1" на выходах блоков 2 и 3 равна времени задержки элементами 23 задержки.

На время появления импульсов ”1” на выходах блока 2 на инверсных выходах соответствующих элементов ИЛИ блока 4 появляются импульсы логического "0", которые закрывают соответствующие элементы И блока 5.

з 1177896

Таким образом, при увеличении цифрового эквивалента на инверсных выходах элементов ИЛИ блока 4 формируется число нулей, соответствующее самому старшему разряду, в котором ₅ произошел переход от "О" к "1". А так как все разряды, в которых возможен переход от "1” к ”0", являются более младшими, то импульсы с выхода блока 3 не пройдут ни через один из ю

элементов И блока 5.

При уменьшении цифрового эквивалента импульсы с выходов блока 3 пройдут через элементы И блока 5, которые открыты уровнем логической "1" с выходов элементов ИЛИ блока 4.

Эти импульсы с инверсного выхода элемента ИЛИ 6 закрывают элемент И 7.

В момент изменения кода на выходах. АЦП 1 (в момент окончания преобразования очередного отсчета) на синхронизирующем выходе АЦП 1 появляется импульс, который задерживается элементом 9 задержки на время, необходимое для прекращения переходных 25 процессов в блока 2 и 3, элементах ИЛИ блока 4 и элемента И блока 5. Длительность синхронизирующего импульса выбирается меньшей длительности импульсов на выходах блоков 2 и 3.

Таким образом, в момент возможного изменения цифрового эквивалента на выходах АЦП 1 на выходе элемента И 7 появится импульс при увеличении цифрового эквивалента. Если происходит уменьшение цифрового эквива- 35 лента/ то импульс появляется на выходце элемента И 8. Если цифровой эквивалент не изменяется, то на выходах элементов И 7 и 8 импульсы не появляПосле поступления импульса по шине 22 первым появляется импульс на выходе элемента И 7, что соответствует увеличению исследуемого сигнала. Под действием этого импульса триггер 13 устанавливается в единичное состояние. Элементы И 17 и 18 остаются закрытыми нулевым логическим уровнем с выхода триггера 14. Если на выходе элемента И 7 опять появляется импульс, то он только подтверждает состояние триггеров 13 14 и на выходных шинах блока ничего не изменяется .

Если после импульса на выходе элемента И 7 появляется импульс на выходе элемента И 8, что соответствует уменьшению исследуемого сигнала, то этот импульс устанавливает триггеры 13 и 14 в нулевое и единичное состояние соответственно. После изменения состояния триггеров 13 и 14 на выходе элемента 15 задержки' на -время задержки сохраняется уровень логической "1", под действием которой на это время на выходе элемента И 18 появля;ется импульс логической "1", который соответствует моменту максимума исследуемого сигнала.

Если после поступления импульса с выхода элемента И 8 поступает импульс с выхода элемента И 7, то на выходе элемента И 17 сформируется импульс, соответствующий моменту вре- . мени минимума сигнала.

Формирователь 10 импульсов работает аналогичным образом, если после поступления импульса по шине 22 первым появляется импульс на выходе элемента'8.

1177896

«κΐ

-Έ®

ϊϋ©

Claims (3)

1. УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ЭКСТРЕМУМОВ СИГНАЛА, содержащее ана- , лого-цифровой преобразователь, вход которого соединен с входной Шиной устройства, элемент ИЛИ и элемент задержки, вход которого подключен

к выходу аналого-цифрового преобразователя, отличающееся тем, что, с целью повышения точности и повышения надежности устройства, в него введены первый и второй блоки цифрового дифференцирования, формирователь импульсов, блок элементов И, блок элементов ИЛИ, первый и второй элементы И, причем выходы аналого-цифрового преобразователя подключены к входам блоков цифрового дифференцирования,.- выходы первого из которых подключены к входам блока элементов ИЛИ, инверсные выходы которого подключены к первым входам блока, элементов И, прямой выход блока элементов ИЛИ'соединен 0 первым входом первого элемента И, второй вход которого подключен к выходу элемента задержки и первому входу второго элемента И)' третий вход первого элемента И и второй вход второго элемента И' соединены соответственно с инверсным и прямым выходами элемента ИЛИ, первый вход которого соединен

с первым выходом второго блока цифрового дифференцирования, остальные выходы которого соединены с вторыми входами блока элементов И, выход которого подключены к входам, кроме первого, элемента ИЛИ, а выходы первого и второго элементов И подключены к первому и второму входам формирователя импульсов, третий вход которого соединен с шиной установки в исходное состояние .

2. Устройство по п. ^отличающееся тем, что блок цифрового дифференцирования содержит η элементов И и η элемент'ов задержки, выходы которых подключены к первым входам η элементов И, выходы которых являются выхода^®! блока, а вторые входы η элементов И и входы η элементов задержки являются входами блока цифрового дифференцирования.'

3. Устройство по π. 1, отличающееся тем, что формирователь импульсов содержит два триггера, два элемента ИЛИ, два элемента И и два элемента задержки, причем выход первого триггера соединен

с первым входом первого элемента И и через первый элемент задержки с первым входом второго элемента И, второй вход которого соединен с выходом второго триггера/ и через второй элемент задержки - с вторым входом первого элемента И, первый вход первого триггера является первым входом формирователя и соединен с первьМ входом первого элемента ИЛИ, второй вход которого является третьим входом формирователя и соединен с; первым входом второго элемента ИЛИ, второй вход которого является вторым

1177896

входом формирователя и соединен тов ИЛИ подключены к вторым входам

с первым входом второго триггера, второго и первого триггеров соответвыходы первого и второго элемен- ственно.

* 1

А

Г

.