SU1177808A1

SU1177808A1 - Устройство для сдвига числа

Info

Publication number: SU1177808A1
Application number: SU843713983A
Authority: SU
Inventors: Evgenij L Polin; Valentina A Minchenko; Yuliya G Klimenko; Aleksandr V Drozd; Viktor L Panchenko; Viktor F Struchev
Original assignee: Evgenij L Polin; Valentina A Minchenko; Yuliya G Klimenko; Aleksandr V Drozd; Viktor L Panchenko; Viktor F Struchev
Priority date: 1984-03-27
Filing date: 1984-03-27
Publication date: 1985-09-07

Description

Изобретение относится к вычислительной технике.

Целью изобретения является повышение точности функционирования.

На чертеже представлена схема 5

устройства для сдвига числа.

Устройство для сдвига числа содержит к· и -разрядных логических сдвигателей 1, одноразрядные коммутаторы 2, элемент И 3, элементы 4 и 5 запрета, элемент ИЛИ 6, вход 7 операнда, вход 8 кода сдвига, вход 9 знака операнда, выходы 10 старших разрядов результата, выход 11 -младшего разряда результата. 15

Устройство работает следующим образом.

На входы 7 подается операнд в обратном или дополнительном коде, на входы 8 - двоичный вод сдвига, на 20 вход 9 - знак операнда. Выполняется

сдвиг операнда вправо с распространен нием знака. При сдвиге старший из выдвигаемых разрядов каждого из логических сдвигателей 1 сохраняется в соответствующем коммутаторе 2. Таким образом, на выходах последних логичес ких ' сдвигателей 1 и коммутатора 2 образуется (и + 1) разрядное число в соответствующем обратном или дополнительном коде, значения (И - 1) старших разрядов поступают на выходы 10.

Значение первого разряда и значение с выхода последнего коммутатора 2 анализируются элементом И 3 и элементами 4 и 5 запрета. Значение первого разряда корректируется по значению знака числа и выхода последнего коммутатора 2, скорректированное значение первого разряда результата поступает через элемент ИЛИ 6 на выход 11 устройства.

*!/!

Claims

УСТРОЙСТВО ДЛЯ СДВИГА ЧИСЛА, содержащее к-и -разрядных логических сдвигателей, причем информационный вход первого η -разрядного логического сдвигателя является входом опе- ’ ранда устройства, выходы (и - 1) старших разрядов к -го η -разрядного логического сдвигателя являются выходами старших разрядов результата устройства, выход 1 -го η -разрядно·* го логического сдвигателя соединен

с информационным входом (ΐ + 1)-го д-разрядного логического сдвигателя ( ? = 1 - к -1), входы кода сдвига д-разрядных логических сдвигателей соединены с соответствующими разрядными входами кода сдвига устройства, вход знака операнда которого соединен с вводами сдвига вправо - П -разрядных логических.сдвигателей, отличающееся тем, что, с

целью повышения точности функционирования, оно содержит к одноразрядных коммутаторов, элемент И, элемент ИЛИ и два элемента запрета, причем первый информационный вход р -го одноразрядного коммутатора соединен с входом 2(р-1)-го разряда р -го П-разрядного логического сдвигателя (р = 1 - к), второй информационный вход (ΐ + 1)-го одноразрядного коммутатора соединен с выходом ί -го одноразрядного коммутатора, управляющие входы одноразрядных коммута: торов соединены с входами кода сдвига соответствующих л -разрядных логических сдвигателей, выход к -го одноразрядного коммутатора соединен с первым входом элемента И и с информационным входом первого элемента запрета, выход младшего разряда к-го д -разрядного логического сдвигателя соединен с вторым входом элемента И и с информационным входом второго элемента запрета, управляющий вход которого соединен с управляющим входом первого элемента запрета и входом знака операнда уст~ ройства, выходы элемента И, первого и второго элементов запрета соединены соответственно с входами с первого по третий элемента ИЛИ, выход которого является выходом младшего разряда результата устройства.

1

1177808
2