Изобретение относитс к вычисли тельной технике, в частности к специ ализированным вычислительным .устройс вам,, и может быть Использовано дл определени ,например,спектральных характеристик в логарифмическом масш табе в спектроанализаторах. . Известен логарифмический преобразователь двоичных чисел, содержащи дешифратор, схему разрешени , одно п то нное запоминающее устройство, представл ющее собой таблицу логариф мов т-разр дных двоичных чисел,друго посто нное запоминающее устройство таблицу логарифмов чисел 2 , k-раз р дный комбинированный сумматорСТ 3Однако это устройство характеризуетс сложностью схемы,наличием дорогосто щих узлов таких, как ПЗУ и резисторна матрица. Наиболее близким к предлагаемому по технической сущности вл етс уст ройство дл логарифмировани чисел, содержащее регистр числа, сдвиговый регистр, счетчик пор дка, сумматор по модулю два, блок,,пам ти таблицы логарифмов. Двоичное число в последовательном коде поступает младшими разр дами вперед в сдвиговый регистр.Счетчик пор дка считает количество сдвигов . Сумматором по модулю два анализируютс два соседних разр да двоичного числа, при каждом несовпадении их содержимого на выходе сумматора по вл етс сигнал, разрешающий занесение в регистр числа содержимого счетчика пор дка и выходного сигнала блока пам ти таблицы логариф мов, который определ етс содержимым регистра сдвига fZ. Недостатком известного устройства вл етс наличие блока пам ти таблицы логарифмов, представл ющего собой , например ПЗУ. Причем емкость и разр дность ПЗУ зависит от разр дности логарифмируемых двоичных чисел и от необходимой точности логарифми ровани . Так как нет серийно выпускаемых полупроводниковых интегральных микро схем таких специальных функций как logo а, необходимо реализовать эту функцию на интегральных макросхемах типа ПЗУ или программируемых посто н ных запоминающих устройствах (ППЗУ). Цель изобретени - уменьшение ап .паратурных затрат. 1 82 Указанна цель достигаетс тем, что устройство дл логарифмировани двоичных чисел, содержащее счетчик пор дка, сдвиговый регистр, сумматор по модулю два, регистр старших зр дов числа, регистр младших разр дов числа, причем вход аргумента устройства соединен с информационным входом сдвигового регистра, тактовый вход которого соединен с входом тактовых импульсов записи устройства и входом счетчика пор дка, выход которого соединен с информационным входом регистра старших разр дов числа, управл ющий вход которого соединен с выходом сумматора по модулю два и.управл ющим входом регистра младших разр дов числа, выход первого разр да сдвигового регистра соединен с первым входом сумматора По модулю два, второй вход которого соединен с информационным входом устройства, содержит триггер, коммутатор и одноразр дный сумматор, выход которого соединен с последовательным входом регистра младших разр дов числа, параллельный вход которого соединен с выходом с второго по п-й разр дов сдвигового регистра, где п - разр дность аргумента, тактовый вход регистра младших разр дов числа соединен с входом Тактовых импульсов коррекции устройства, выход сумматора по модулю два соединен с первым входом триггера, второй вход и выход которого соединеньГ соответственно с выходом второго разр да сдвигового регистра и управл ющим входом коммутатора , первый и второй информационные входы которого соединены соотвественно с пр мым и инверсным выходами (п-З)-го разр да младших разр дов числа, выход п-го разр да которого соединен с первым входом одноразр дного сумматора, второй вход которого соединен с выходом коммутатора . На чертеже показана функциональна схема устройства. Устройство содержит счетчик 1 пор дка , сдвиговый регистр 2,сумма тор 3 по модлую два, триггер t,регистр 5 числа, содержащий регистр 5 старших и регистр Si младших разр дов числа, коммутатор 6, одноразр дный сумматор 7, входы 8-10. Работа устройства основана на соотношении: х, если x -j16g-a + 5-(1-х),если х-}- где Р - пор док числа; X - двоичный код нормализованно го числа а без старшей значащей еди ницы., . Устройство работает следующим об разом. Двоичное число в последовательном коде поступает младшими разр да ми вперед в сдвиговый регистр 2.На V счетный вход счетчика 1 пор дка и управл ющий вход сдвигового регистра 2 поступают Тактовые импульсы по входу 9. Счетчик 1 считает количество сдвигов.Сумматором 3 по модулю два анализируютс два соседних разр да двоичного числа , при каждом несовпадении их содержимого происходит занесение в старшие 5 и млад шие 52Разр ды регистра числа и в Т|эиггер k соответственно содержимог счетчика 1 пор дка, содержимого регистра 2, не включа старший -разр и следуюсДего за старшим разр да рег стра 2.После последнего занесени в старших разр дах, регистра 5 числа содержитс пор док двоичного чис1ла (характеристика логарифма) , а в младших - двоичный код числа после старшего значащего разр да, в триггере 4 - следующий после старшего 1 84 значащего разр д числа.Процесс ввода числа окончен. Теперь Происходит коррекци двоичного кода, содержащегос в п- младших разр дах регистра 52 числа, т.е. определение мантиссы логарифма. В зависимости от содержимого триггера k (нуль или единица ) на выход коммутатора 6 пропускаетс сдвинутый на три разр да в сторону младших пр мой или обратный двоичный код п младших разр дов регистра 5 2 исла соответственно. На одноразр дном сумматоре 7 этот код суммируетс поразр дно,начина с младших разр дов, с пр мым несДвинутым двоичным кодом. С выхода сумматора 7 сумма задв:1гаетс по последова- тельному информацибнному входу на место регистра 52 младших разр дов числа. Сдвигом этих разр дов во врем коррекции мантиссы логарифма управл ет вход 8. После п сдвигов в регистрах 5,. и 52 находитс значение характеристики и мантиссы числа. Предлагаемое устройство знас ительно проще по сравнению с прототипом. Логарифмирование ведетс в реальном масштабе времени по мере поступлени двоичных чисел из арифметического устройства. Вместо дорогосто щих специально, программируемых ПЗУ используетс один коммутатор, триггер и одноразр дный сумматор.
Последрда/пемн /и Snod