SU1177799A1

SU1177799A1 - Device for checking multichannel system for controlling thyristor converters

Info

Publication number: SU1177799A1
Application number: SU843717116A
Authority: SU
Inventors: Сергей Григорьевич Поваренкин; Лидия Ефимовна Гавриил; Виктор Васильевич Вавилин
Original assignee: Специализированное Конструкторское Бюро С Опытным Производством Отдела Теплофизики Ан Узсср
Priority date: 1984-03-26
Filing date: 1984-03-26
Publication date: 1985-09-07

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МНОГОКАНАЛЬНЫХ СИСТЕМ УПРАВЛЕНИЯ тиристорными ПРЕОБРАЗОВАТЕЛЯМИ , содержащее регистр сдвига, информационные входы которого соединены с контролируемыми выходами многоканальной системы управлени тиристорными преобразовател ми , а выход старшего разр да - с первым входом первого элемента И, второй элемент И, первый и второй триггеры,о т л и ч а игщ е е с тем, что, с цепью расширени области применени устройства , в него введены по числу каналов контролируемой системы счетчики, третьи элементы И и блоки сравнени , пульт управлени и индикации, первый , второй и третий элементы ИЛИ, первый и второй элементы НЕ, четвертый , п тый и шестой элементы И и элемент задержки, причем первый в-од второго элемента И соединен с выходом синхронизации контролируемой системы , а также с входом первого элемента НЕ и с первым входом п того элемента И, а выход - с входом установки в 1 первого триггера, пр мой выход которого подключен к второму входу п того элемента И и к первому входу четвертого элемента И, второй вход которого соединен с выходом первого элемента НЕ, третий - с инверсным выходом элемента задержки,, а четвертый - с инверсным выходом второго триггера и с первым входом шестого элемента И, выход которого подключен к установочным входам счетчиков и регистра сдвига, а второй вход соединен с выходом второго элемента ИЛИ, первый вход которого подключен к пр мому выходу элемента задержки, а второй вход - к входам установки в О первого и второго триггеров и к выходу второго элемента НЕ, выход п того элемента И соединен с входом э:1емента задержки и с первым входом первого элемента ИЛИ, второй вход которого подключен к пр моьгу выходу второго триггера, вход установки в Ч которого соединен с выходом третьего элемента ИЛИ, первый вход которого Ч соединен с выходом первого элемента И и.с первым входом пульта управлени 09 и индикации, остальные п входов ко торого подключены к выходам блоков сравнени и к оставшимс п входам третьего элемента ИЛИ первый выход пульта управлени и индикагщи соединен с входом второго элемента НЕ и с вторым входом второго элемента И, а остальные m выходов - с первыми входами блока сравнени , вторые входы которых подключены к входам счетчиков, счетные входы которых соединены с выходами третьих элементов И, первые входы третьих элементов И соединеныDEVICE FOR THE CONTROL OF MULTICHANNEL SYSTEM CONTROL thyristor converter comprising a shift register, data inputs of which are connected with controllable output thyristor converters multichannel control system and an output MSB - with a first input of the first AND gate, a second AND gate, the first and second flip-flops, about This means that, with the extension circuit of the device's application area, counters are entered into it according to the number of channels of the monitored system, the third elements I and the blocks are compared The first, second and third elements OR, the first and second elements are NOT, the fourth, fifth and sixth elements are AND, and the delay element, the first one of the second element AND is connected to the synchronized output of the controlled system, and with the input of the first element NOT and with the first input of the fifth element I, and the output with the input of the installation of 1 of the first trigger, the direct output of which is connected to the second input of the fifth element And and to the first input of the fourth element And, the second input of which is connected to the output of the first element that is NOT, the third with the inverse output of the delay element, and the fourth with the inverse output of the second trigger and the first input of the sixth AND element, the output of which is connected to the installation inputs of the counters and the shift register, and the second input is connected to the output of the second OR element, the input of which is connected to the forward output of the delay element, and the second input to the inputs of the installation of the first and second triggers and to the output of the second element NOT, the output of the fifth element I is connected to the input e: 1 of the delay and to the first input of the first element OR,the second input of which is connected to the output of the second trigger, the installation input of which is connected to the output of the third OR element, the first input of which is connected to the output of the first element I and the first input of the control panel 09 and the display, to the outputs of the comparison units and to the remaining n inputs of the third element OR the first output of the control panel and the indicator are connected to the input of the second element NOT and to the second input of the second element AND, and the remaining m outputs to the first inputs of the unit compared , The second inputs of which are connected to the inputs of counters, counting inputs of which are connected to the outputs of the third AND elements, first inputs of third AND gates are connected

Description

поканально с информационными входами регистра сдвига, а вторые входы между собой, с выходом четвертого элемента И и с входами разрешени channel-by-channel with the information inputs of the shift register, and the second inputs between themselves, with the output of the fourth AND element and with the resolution inputs

117779С117779С

записи регистра сдвига, причем выход первого элемента ИЛИ подключен к стробирующим входам блоков сравнени и к второму входу первого элемента И,writing the shift register, the output of the first element OR is connected to the gate inputs of the comparison units and to the second input of the first element AND,

- 1-... - one-...

Изобретение относитс к -автоматическим системам контрол и может быт использовано дл контрол и диагностировани тиристорных преобразователей частоты.. .The invention relates to automatic monitoring systems and can be used to monitor and diagnose thyristor frequency converters.

Цель изобретени - расширение области применени устройства.The purpose of the invention is to expand the field of application of the device.

На фиг.1 приведена функциональна схема устройства; на фиг.2 - временные диаграммь, по сн ющие его работу . ...Figure 1 shows the functional diagram of the device; 2 shows time diagrams explaining his work. ...

Устройство содержит регистр 1 сдвга , элементы И 2 и 3, , 5-7, триггеры 8 и 9, счетчики ,. блоки 1 Ц-1 If, сравнени , пульт 12 . управлени и индикации, элементы ИЛИ 13-15, элементы НЕ 16 и 17, .. элемент 18 задержки. The device contains a register 1 sdvga, elements And 2 and 3, 5-7, triggers 8 and 9, counters,. Units 1 Ts-1 If, Comparison, Console 12. control and display, elements OR 13-15, elements NOT 16 and 17, .. element 18 delay.

Система 19 управлени тиристорными преобразовател ми с контролируемыми выходами 20 20п ходом 20 синхронизации в.устройство не входит и показана дл по снени работы устройства. Кроме того, устройство имеет выходы 21-28. эхлвментов ...The thyristor converter control system 19 with controlled outputs 20 20p and synchronization stroke 20 is not included in the device and is shown to explain the operation of the device. In addition, the device has outputs 21-28. ehlvment ...

Устройство работает следующим образом . The device works as follows.

С помощью короткого синхроимпульса , поступающего в начале очередного периода контролируемой последовательности , вьщел етс интервал времени, в течение которого осуществл етс контроль системы управлени . В течение этого времени регистром сдвига осуществл етс контроль очередности следовани импульсов И 1 (фиг.2} в каналах, а счетчики производ т подсчет импульсов в каждом из каналов системы управлени .With the help of a short sync pulse arriving at the beginning of the next period of the monitored sequence, the time interval during which the control system is monitored is monitored. During this time, the shift register controls the sequence of the pulses And 1 (Fig. 2} in the channels, and the counters count the pulses in each channel of the control system.

С приходом очередного синхроимпульса происходит обработка информа , ции контрол в блоках сравнени . В случае ошибок в работе системы управлени результат сравнени выводитWith the arrival of the next sync pulse, the information is processed, the monitoring in the comparison blocks. In case of errors in the operation of the control system, the comparison result displays

с на пульт управлени и индикации и работа устройства блокируетс . При отсутствии неисправностей в работе системы управлени по окончании синхроимпульса формируетс короткий импульс сброса и цикл контрол повтор етс .The control and display unit and the operation of the device is blocked. In the absence of malfunctions in the operation of the control system, at the end of the sync pulse, a short reset pulse is formed and the monitoring cycle repeats.

До по влени сигнала Пуск с выхода 21 пуль.та 12 управлени и индикации все триггеры и счетчики устройства наход тс в исходном состо нии, так как сигнал логического О с выхода 21 инвертируетс элементом НЕ 17 и поступает на установочные входы триггеров 8 и 9, а также проходит через элементы ИЛИ 14 и И 15 на его выход 24 и поступает далее на установочные входы счетчиков 10., 102,i..lOf, и регистра 1 сдвига.Before the occurrence of the signal, the start from the output 21 of the control and indication control panel 12 all the triggers and counters of the device are in the initial state, since the logical O signal from the output 21 is inverted by the HE element 17 and goes to the installation inputs of the trigger 8 and 9, and also passes through the elements OR 14 and 15 on its output 24 and goes further to the installation inputs of the counters 10., 102, i..lOf, and the shift register 1.

С по влением в произвольный момент времени t сигнала Пуск на выходе 21 СФиг.2 снимаетс сигнал начальной установки со всех триггеров и счетчиков устройства (фиг.2, выход 24 ) и разрешаетс прохождение сигнала синхронизации через элемент И 3 на счетный вход триггера 8 . В момент времени t на входе элемента И 3 по вл етс короткий синхроимпульс(фиг.2 выход 20п4-(), по заднему фронту которого в момент времени t2 триггер 8 переходит в состо ние 1. Сигнал логической 1 с его выхода проходит через элемент И 5 на его выход 22 и далее поступает на входы разрешени записи регистра I сдвига и Третьи элементы И 4 ,Appearance at an arbitrary time t of the signal Start at output 21 of FIG. 2, the initial installation signal is removed from all triggers and counters of the device (FIG. 2, output 24) and the synchronization signal is allowed to pass through the And 3 element to the counting input of the trigger 8. At time t, a short sync pulse appears at the input of element 3 (figure 2, output 20p4- (), on the falling edge of which at time t2, trigger 8 goes to state 1. Signal 1 from its output passes through element i 5 to its output 22 and further goes to the resolution inputs of the register of the shift register I and the third elements And 4,

24п, разреша работу регистра24p, allowing the register to work

и счетчиков. С по влением второго сигнала на первом входе 20 регистра сдвига проходит импульс И 1 контролируемой последовател4 ности, разреша , прохождение импульса И 1 с выхода 202 системы 19 управлени .and counters. With the appearance of the second signal at the first input 20 of the shift register, a pulse AND 1 of a controlled sequence passes, allowing the pulse AND 1 to pass from the output 202 of the control system 19.

В момент времени t- по вл етс импульс И 1 на втором входе 20- регистра 1 сдвига, разреша прохождение импульса И 1.со следующего выхода , системы 19 управлени , и т.д. jAt time t-, a pulse AND 1 appears at the second input of the 20-shift register 1, allowing the pulse AND 1 to pass through the next output, control system 19, and so on. j

Если в последовательности импульсов И 1 нет пропусков или изменений в пор дке следовани , то в момент времени t , когда импульс И 1 по вл етс на последнем выходе 20 системы 10 19 управлени , на инверсном выходе старшего разр да регистра 1 сдвига по витс сигнал логического О.If there are no gaps or changes in the sequence of pulses AND 1, then at time t, when pulse AND 1 appears at the last output 20 of the control system 10 19, the logical output signal at the inverse output of the high bit of register 1 of the shift ABOUT.

Одновременно с описанным процессом , начина с момента времени t j , t5 импульсы с выходов 20 , 20.. ,...20j системы 19 управлени через третьи элементы И ,4 ,...4, поступают на счетные входы счетчиков 10, 102,... 10 , каждый из которых считает ко- 20 личество импульсов в соответствую щем канале системы управлени . В момент времени tj на выходе синхронизации 20„ц.1 системы управлени по вл етс очередной синхроим- 25 пульс, которьй инвертируетс элементом НЕ 16 и далее поступает на вход элемента И 5, в результате чего на выходе 2.2 этого элемента по вл етс сигнал логического О, ко- 35, торьй запрещает прохождение сигналов от системы 19 управлени через регистр сдвига и через элементы И 4 , 4,,..., 4р на входы счетчиков.. Синхроимпульс г поступает также на первый вход элемента И 6, на выходеКоторого по вл етс сигнал логической 1, который проходит через элемент i ИЛИ 13 на его выход 23 и далее на второй вход элемента И 2 и на стробирующие вхо- ... ды блоков 1 1 , 1 L ,...1L сравнени , в результате чего последние сравнивают состо ние счетчиков с числом, предварительно заданным на группе выходов 8д,...8 . пульта 12 управлени ., и индикации.Simultaneously with the described process, starting from the time tj, t5, the pulses from the outputs 20, 20 .., ... 20j of the control system 19 through the third elements I, 4, ... 4, arrive at the counting inputs of the counters 10, 102 ,. .. 10, each of which counts the number of pulses in the corresponding channel of the control system. At time tj, a synchro-25 pulse appears at the output of the synchronization output 20 "ts.1 of the control system, which is inverted by the element NOT 16 and then arrives at the input of the element AND 5, with the result that at the output 2.2 of this element a logical signal appears Oh, 35, the torrent prohibits the passage of signals from the control system 19 through the shift register and through the elements AND 4, 4 ,, ..., 4p to the inputs of the counters .. The clock pulse r is also fed to the first input of the element AND 6, the output of which is a logical 1 signal that passes through the element i and LI 13 to its output 23 and further to the second input of the element I 2 and to the gate inputs of ... 1 1, 1 L, ... 1L comparison, as a result of which the latter compare the state of the counters with the number previously specified on group of exits 8d, ... 8. remote control 12., and display.

Если ни в одном из каналов системы 1 9 управлени нет пропусков или по влений лишних импульсов, то на выходе элемента И 2 и на выходах бло-.,,If in none of the channels of the control system 1 9 there are no gaps or the appearance of excess pulses, then at the output of the element I 2 and at the outputs there is a block.

ков 11 ,112,... 11 сравнени остаетс уровень логического О и на пульте 12 управлени и индикации не загораетс ни один из индикаторов, что свидетельствует о правильном функцио-55 нировании диагностируемого объекта. С выхода элемента И 6 сигнал разрешени сравнени поступает также на11, 112, ... 11 comparison, the logic level O remains, and on the control and display console 12 none of the indicators lights up, which indicates that the object being diagnosed is functioning correctly. From the output of the element 6, the comparison resolution signal also arrives at

вход элемента 18 задержки и по его заднему фронту формируетс короткий импульс сброса, который с пр мого выхода элемента 18 задержки проходит через элементы ИЛИ 14 и И 7 на его выход 24 и далее поступает на установочные входы счетчиков 10 , 10,..., 10 и регистра 1 сдвига, в результате чего счетчики 10-и регистр 1 сдвига привод тс в исходное состо ние . Инвертированный импульс сброса с инверсивного выхода элемента , 18 задержкипоступает на третий вход элемента И 5, в результате чего длительность сигнала, запрещающего работу регистра 1 сдвига и счетчиков 10, равна суммарной длительности импульсов синхронизации и сброса.the input of the delay element 18 and a short reset pulse is formed on its falling edge, which from the direct output of the delay element 18 passes through the elements OR 14 and AND 7 to its output 24 and then goes to the installation inputs of the counters 10, 10, ..., 10 and the shift register 1, whereby the counters 10 and the shift register 1 are reset. The inverted reset pulse from the inverse output of the element, 18 of the delay enters the third input of the element 5, with the result that the duration of the signal prohibiting the operation of the shift register 1 and the counters 10 is equal to the total duration of the synchronization and reset pulses.

По окончании импульса сброса цикл проверки системы 19 управлени автоматически повтор етс до тех пор, пока в некоторый момент времени t не прекратитс сигнал Пуск,в результате чего на выходе элемента НЕ 17 и на выходе 24 элемента И 7 сформируетс сигнал сброса и устройство приводитс в исходное состо ние .At the end of the reset pulse, the verification cycle of the control system 19 automatically repeats until the Start signal ceases at some time t, as a result of which the output element NE 17 and the output 24 element And 7 form a reset signal and the device is reset. condition.

Если в течение проверки системы управлени в одном из ее каКалов в некоторьй момент времени t пропущен импульс фиг.2, выход 20), то к моменту t| по влени очередного синхроимпульса соответствующий счетчик находитс не в состо нии т, соответствующем нормальной работе системы управлени , а в состо нии т-1.Если в каком-либо из каналов системы управЛни по вл етс лишний импульс, то соответствующий счетчик находитс , в состо нии . Если пропущен импульс И 1, то на инверсном выходе регистра 1 сдвига будет уровень логической I. После по влени очередного синхроимпульса сформируетс сигнал разрешени сравнени , Я на выходе соответствующего блока 11 сравнени в результате несовпадени состо ни , соответствующего неисправному каналу счетчика, с состо нием группы выходов 8,...8ц пульта 12 управлени и индикации по вл етс сиг нал логической 1. Если пропущен импульс И 1, то уровень логической 1 по вл етс и на выходе элемента И 2. Сигнал логической 1 поступает на один или несколько входов элемента ИЛИ 15, в результате чего на выходе этого элемента по вл етс сигнал логической 1, который ус танавливает триггер 9 в состо ние 1 Сигнал логической 1 с пр мого выхода 27 этого триггера поступает на второй вход элемента ИЛИ 13, в результате чего на выходе 23 этого элемента находитс уровень логической 1 независимо от состо ни первого входа элементов .Это разрешает работу блоков 11, 11,... 11 сравнени и элемента И 2 до тех пор, пака присут ствует сигнал Пуск на выходе 21 пульта 12 управлени и индикации. Одновременно сигнал логического О с инверсного выхода 28 триггера поступает на четвертый вход элемента И 5, проходит на его выход 22 и поступает на вторые входы элементов И 4, 4, ...4 и на входы разрешени записи регистра 1 сдвига, в результате чего блокируетс работа регистра сдвига и счетчиков 10.,10 ,,.., 0 до тех пор, пока включен сигнал Пуск. Сигнал логического О с инверсного выходе 28 триггера 9 поступает также на первый вход элемента И 7, проходит на его выход 24 и далее на установочные входы регистра 1 сдв га и счетчиков 10., Ш,...0 ,блокиру их сброс на то же ;врем . Таким образом, в случае ошибки в работе системы управлени триггер 9 .переключаетс в состо ние 1, в результате чего блокируетс изменение состо ни регистра сдвига и счет чиков 10, 10 ... 10 и разрешаетс работа блоков 1 11 сравнени на неопределенное врем до выключени сигнала Пуск. В течение этого времени с выходов блоков сравнени , соответствующих неисправному каналу системы управлени , поступает сигнал логической 1 на вход пульта 12 управлени и индикации , в результате чего на пульте уп равлени и индикации индицируютс номера неисправных каналов. Кроме того, если пропущен импульс И 1 из последовательностей импульсов И 1, И2,,.,, ИК (.фиг. 2 ) хот бы в одном из контролируемых каналов, то на выходе элемента И 2 по вл етс сигнал логической 1 и на пульте 12 управлени и индикации загораетс сигнализирующий об этой индикатор. После устранени неисправностей в системе 19 управлени необходимо сбросить сигнал Пуск дл приведени устройства в исходное состо ние, а затем дл повторени контрол вновь подать этот сигнал. Вследствие многократного автоматического повторени устройством цикла контрол повышаетс его достоверность . Предлагаемое устройство позвол ет контролировать системы управлени тиристорными преобразовател ми, формирующие в каждом канале за период два и более импульсов, и быстро обнаружить неисправные каналы системы управлени , за счет чего расшир етс область его применени .If during a check of the control system in one of its channels, at some point in time t, the pulse of FIG. 2, output 20) is missed, then by the time t | the occurrence of the next sync pulse, the corresponding counter is not in the state t, corresponding to the normal operation of the control system, but in the state t-1. If an extra impulse appears in any of the channels of the control system, then the corresponding counter is in the state . If an AND 1 pulse is passed, then the inverse output of the shift register 1 will be logic level I. After the next clock pulse appears, a comparison resolution signal is generated, I, at the output of the corresponding comparison unit 11 as a result of a mismatch between the state corresponding to the faulty counter channel and the group status Outputs 8, ... 8c of the control and indication console 12 appear a logical signal 1. If an impulse AND 1 is passed, then a logic level 1 appears at the output of an element 2. A logical 1 signal goes to one or several only the inputs of the OR 15 element, as a result of which the output of this element is a logical 1 signal, which sets trigger 9 to 1 state. The logical 1 signal from the direct output 27 of this trigger goes to the second input of the OR 13 element, with the result that At the output 23 of this element there is a logic level 1 regardless of the state of the first input of the elements. This permits the operation of the comparison blocks 11, 11, ... 11 and the element AND 2 until the package has a Start signal at the output 21 of the control panel 12 and indications. At the same time, the logic signal O from the inverse output 28 of the trigger enters the fourth input of element 5, passes to its output 22 and enters the second inputs of elements 4, 4, ... 4 and the resolution inputs of the shift register 1, thus blocking operation of the shift register and counters 10., 10 ,, .., 0 as long as the Start signal is on. The logical signal O from the inverse output 28 of the trigger 9 also enters the first input of the element 7, passes to its output 24 and then to the installation inputs of the register 1 dv and he counters 10., W, ... 0, blocking their reset to the same ; time. Thus, in the event of an error in the operation of the control system, trigger 9 switches to state 1, as a result of which the change in the state of the shift register and the counters 10, 10 ... 10 is blocked and the operation of the 1 11 comparison blocks is allowed for an indefinite time until shutdown start signal. During this time, from the outputs of the comparison units corresponding to the faulty channel of the control system, the logical 1 signal arrives at the input of the control and indication console 12, as a result of which the numbers of the faulty channels are displayed on the control and display console. In addition, if the pulse And 1 of the sequences of pulses And 1, I2 ,,... IR (.fig. 2) at least in one of the monitored channels is passed, then the signal of the logical 1 and the remote The 12 control and display lights up indicating this indicator. After elimination of faults in the control system 19, it is necessary to reset the Start signal to reset the device, and then to repeat the signal, to repeat the control. Due to the repeated automatic repetition of the monitoring cycle by the device, its reliability is increased. The proposed device allows controlling the thyristor converter control systems, which form two or more pulses in each channel and quickly detect the faulty control system channels, thereby expanding the scope of its application.

Claims

DEVICE FOR MONITORING MULTI-CHANNEL SYSTEMS OF CONTROL OF THYRISTOR CONVERTERS ', containing a shift register, information inputs of which are connected to the controlled outputs of a multichannel control system of thyristor converters, and the output of the senior discharge is connected to the first input of the first element And, the second element I, the first and Therefore, in order to expand the scope of the device, counters, third AND elements, and comparison blocks are introduced into it according to the number of channels of the controlled system , a control and display panel, the first, second and third elements OR, the first and second elements NOT, the fourth, fifth and sixth elements AND and the delay element, the first one of the second element And connected to the synchronization output of the controlled system, as well as to the input of the first NOT element and with the first input of the fifth And element, and the output - with the setting input 1 of the first trigger, the direct output of which is connected to the second input of the fifth And element and to the first input of the fourth And element, the second input of which is connected to the output of the first element NOT , third - with the inverse output of the delay element, and the fourth with the inverse output of the second trigger and the first input of the sixth AND element, the output of which is connected to the installation inputs of the counters and the shift register, and the second input is connected to the output of the second OR element, the first input of which is connected to direct output of the delay element, and the second input to the inputs of the installation in O of the first and second triggers and to the output of the second element NOT, the output of the fifth AND element is connected to the input of the delay element and to the first input of the first OR element, the second input of which connected to the direct output of the second trigger, the input of 1 of which is connected to the output of the third OR element, the first input of which is connected to the output of the first AND element and the first input of the control and display panel, the rest and the inputs of which are connected to the outputs of the comparison units and to the remaining the inputs of the third OR element, the first output of the control and display panel is connected to the input of the second element NOT and to the second input of the second AND element, and the remaining m outputs are connected to the first inputs of the comparison unit, the second inputs of which are connected to the inputs of the counters, the counting inputs of which are connected to the outputs of the third AND elements, the first inputs of the third AND elements are connected su _m 1177799 shift register, and the output of the first OR element is connected to the building inputs of the comparison blocks and to the second input of the first element I.