SU1176339A1 - Устройство дл сопр жени цифровой вычислительной машины с устройством ввода изображений - Google Patents

Abstract

УСТРОЙСТВО ДДЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С УСТРОЙСТВОМ ВВОДА ИЗОБРАЖЕНИЙ, содержащее блок св зи с цифровой вьгаислительной машиной, блок буферной пам ти , мультиплексор, регистр приема, регистр адреса записи, счетчик адреса считьгоани , блок управлени , причем входы-выходы блока св зи с цифровой вычислительной машиной подключены к каналу цифровой вычислительной машины, информационный вход регистра приема образует информационный вход устройства, перва  группа управл ющих входов-выходов блока управлени  образует управл ющий вход-выход устройства, выход регистра приема соединен с информационным входом блока буферной пам ти , выход которого соединен с информационным входом блока св зи с цифровой вычислительной машиной, группа управл ющих входов-выходов которого соединена с второй группой управл ющих входов-выходов блока управлени , первый выход которого соединен с входом режима блока буферной пам ти, разрешающий вход которого соединен с вторым выходом блока управлени , третий выход которого соединен с управл ющим входом мультиплексора, выход которого соединен с адресным входом блока буферной пам ти, четвер-; тый выход блока управлени  соединен с установочным входом счетчика адреса считывани , счетньй вход которого § соединен с п тым выходом .блока управ (Л лени , щес1;ой выход которого соединен с входом записи регистра пам ти, первый информационный вход мультиплексора соединен с выходом счетчика адреса считывани , седьмой выход блока управлени  соединен с входом записи начального адреса регистра адреса записи, вход управлени  записью адреса которого соединен с восьмым выходом блока управлени , первый информационный вход регистра адреса записи соединен с информационным выходом блока св зи с цифровой вычислительной машиной, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет осуществлени  геометрической нормализации изображений при вводе в цифровую вычислительную машину, в него введены три селектора, два сумматора, два регистра коррекции, бло дополнительной пам ти, два счетчика, два блока сравнени , регистр количества строк, реверсивный счетчик, триггер, эле-

Description

мент ИЛИ, элемент НЕ, причем дев тьй выход блока управлени  соединен с установочными -входами первого и вто рого регистров коррекции, выходы ко торых соединены с первыми входами первого и второго сумматоров соответственно , йторые входы которых со динены с первым и втЬрым выходами регистра адреса записи соответственно , второй и третий инфо)ма1щонные входы которого соединены с вторым и третьим информационными входами мультиплексора и с выходами первого и второго сумматоров соотве ственно, второй выход регистра адреса записи соединен с входом первого селектора, выход которого соединен с первым входом элемента ИЛИ и с входом пр мого счета реверсивного счетчика, вход обратного счета которого соединен со счетным входом первого счетчика и с выходом второг селектора, вход которого соединен с выходом счетчика адреса считывани , четвертый выход блока управле ни  соединен с первым нулевым входо триггера, выход которого соединен с входом разрешени  считьгоани  блока управлени , дес тый выход которого соединен с входом режима блока дополнительной пам ти, вход разрешени  выборки которого соединен с одиннадцатым выходом блока управлени , двенадцатый выход которого соединен со счетным входом второго счетчика, выходкоторого соединен с адресным входом блока дополнитель ной пам ти, йервый и второй выходы которого соединены с информациЬнным входами первого и второго регистров коррекции соответственно, информационный выход блока св зан с цифровой вычислительной машиной соединен с информационными входами блока дополниТельной пам ти и регистра количества строк, выход которого соединен с первыми входами первого и второго блоков сравнени , вторые входы которых соединены с выходами реверсивного счетчика и первого счетчика соответственно, установочный вход которого соединен с тринад цатым выходом блока управлени , четырнадцатый выход которого соединен с установочным входом реверсивного счетчика, вход записи регистра количества строк соединен с п тнадцатым выходом блока управлени , шес 9 надцатый выход которого соединен с вторым входом элемента ИЛИ, выход ко торого соединен с установочным входом второго счетчика, выход первого блока сравнени  соединен с входом элемента НЕ и единичным входом триггера , второй нулевой вход которого соединен с выходом третьего селектора , первый и второй входы которого соединены с выходами элемента НЕ и второго блока сравнени  соответственно , при этом блок управлени  содержит два входных регистра, регистр управлени , регистр текущего адреса, регистр следующего адреса, выходной регистр, блок дешифрации команд, буферную пам ть микрокоманд, блок распределени  синхроимпульсов, узел управлени  обменом, состо щий из трех элементов И, элемента НЕ, двух элементов задержки, элемента И-НЕ, триггера и элемента И-ИЛИ-НЕ, причем первый, второй входы первого входного регистра, первый, второй выходы буферной пам ти микрокоманд образуют первую группу управл ющих входоввыходов блока управлени , третий выход буферной пам ти микрокомавд, информационный вход второго входного регистра, третий, четвертый входы первого входного регистра, первые входы первого и второго элементов И узла управлени  обменом, тактовый вход и вход пуска блока распределени  синхроимпульсов образуют вторую группу управл ющих входов-выходов блока управлени , п тый вход первого входного регистра  вл етс -входом разрешени  считывани  блока управлени , четвертый и п тый выходы буферной пам ти микрокоманд  вл ютс  первым и вторым выходами блока управлени , выход выходного регистра  вл етс  третьим выходом блока управлени , с шестого по восемнадцатый выходы буферной пам ти микрокоманд  вл ютс  с четвертого по шестнадцатый выходами блока управлени  соответственно , при этом Б блоке зшравлени  выходы первого, второго входных регистров и регистра текущего адреса соединены с первым, вторым и третьим входами блока дешифрации команд соответственно, первый и второй выходы которого соединены с информационнь1ми входами регистра упраэлени  и регистра следующего адреса соответственно, выход которого

соединен с информационным входом регистра текущего адреса, синхровход которого соединен с первым выходом блока распределени  синхроимпульсов , второй, третий, четверты и п тый выходы которого соединены с синхровходами блока дешифрации Микрокоманд, регистра следующего адреса , регистра управлени  и буферной пам ти микрокоманд соответственно , дев тнадцатый выход которой соединен с входом выходного регистра , шестой и седьмой выходы блока синхронизации соединены с синхровходами первого и второго входных регистров соответственно, группа выходов блока дешифрации микрокоманд соединена с группой адресных входов буферной пам ти микрокоманд выход регистра управлени  соединен с разрешающим входом блока распределени  синхроимпульсов, выход конца команды которого соединен с

первым входом третьего элемента И и входом элемента НЕ узла управлени  обменом, первый вход и выход элемента И-ИЛИ-НЕ которого соединен с входом-выходом блока распределени  синхроимпульсов, при этом в узле управлени  обменом второй вход элеме та И-ИПИ-НЕ соединен с выходом элемента И-НЕ, первый вход которого .соединен с выходом первого эдемен- .

та задержки,второй вход элемента И-НЕ соединен с выходом третьего элемента И и входом второго элемента задержки , выход которого соединен с нулевым входом триггера, единичные выход и вход которого соединашл с вторым входом третьего элемента И и выходом второго элемента И соответственно , второй вход которого соединен с выходом элемента НЕ, выход первого элемента И соединен с входом первого элемента задержки .

Изобретение относитс  к вычислительной технике, в частности к систе мам обмена информацией между устройствами ввода и основной пам тью цифровой вычислительной машины (ЦВМ) и может примен тьс  дл  ввода изображеиий с промежуточного носител  информации или дл  непосредственного ввода изображений в ЦВМ от устройства ввода изображений. Цель изобретени  - расширение функциональных возможностей за счет осуществлени  геометрической нормализации изображений при вводе их в ЦВМ. На фиг. 1 приведен пример, по сн ющий в упрощенном виде принцип гео метрической нормализации; на фиг. 2 блок-схема предлагаемого устройства на фиг. 3 - схема блока св зи с ЦВМ; на фиг. 4 - схема блока управлени ; на фиг. 5 - временна  диаграмма рабо ты блока управлени ; на фиг. 6 - при мер исполнени  узла управлени  обменом . Устройство дл  сопр жени  содержит (фиг. 2) блок 1 св зи с цифровой вычислительной машиной, блок 2 буферной пам ти, регистр 3 приема, мультиплексор 4, второй селектор 5, первый селектор 6, первый и второй сумматоры 7 и 8, счетчик 9 адреса считывани , первый регистр 10 коррекции, регистр 11 адреса записи, второй регистр 12 коррекции, блок 13 дополнительной пам ти, второй счетчик 14, элемент НЕ 15, третий селектор 16, триггер 17, элемент ИЛИ 18, первый блок 19 сравнени , второй блок 20 сравнени , реверсивный счетчик 21, регистр 22 количества строк, первый счетчик 23, блок 24 управлени , устройство 25 ввода, шины 26 сопр жени  с ЦВМ, шины 27 управлени , информационные шины 28, ииформационные шины 29, управл ющую шину 30 (запись, чтение, шину 31 Разрешение выборки, шины 32управлени  мультиплексором 4, шину 33начальной установки счетчика 9, шину 34 модификации счетчика 9, шину 35 начальной установки регистров 10 и 12, шину 36 записи начального адреса в регистр П с. шин 29, шину 37 записи адреса записи из сумматоро 7 и 8 в регистр П, шины 38 и 39 код операции и разрешени  выборки соответственно , шину 40 Разрепение счит вани  из блока 2,шину 41 модифика-, . ции счетчика 14, шины 42 и 43 началь ной установки счетчиков 23 и 21, шин 44 записи информации с шин 29 в регистр 22, шину 45начальной установг ки счетчика 14, шины 46 дл  передачи сигналов управлени  между устройством 25 ввода и блоком 24 управлени Блок 1 содержит Гфиг. З) триггер ,47 готовности, выходные элементы И 4 счетчик 49, счетчик 50 адреса, регис 51 -данных, триггер 52 запроса на обмен, регистр 53 команды, входные элементы И 54-57. селектор 58„ ши ны 59 выбора устройства, шины 60 управлени , шину 61 запроса на прерывание, адресные шины 62 входные шины 63 данных, выходные шины 64 данных, шину 65 Запрос прин т , шину 66 Запрос в ЦВМ на .обмен, управл ющие шины 67-71, БЛОК 24 управлени  содержит (фиг. 4) входной регистр 72, блок 73 дешифрации команд, выполненный на програх-мируемой логической матрице , буферную нам ть 74 микрокоманд выходной регистр 75, входной регистр 76, регистр 77 управлени , регистры 78, 79 соответственно текущего адреса и следующего адреса,узлы 80 и 81 управлени  обменом,блок 82 распределени синхроимпульсов,управл ющие шины вход 88 Пуск,выход 89 конца команды . При поступлении сигнала с соответствующего выхода регистра 77 управлени  (признак Конец команды) узел 81 переходит в состо ние готовности приема информации. Если на вхо де узла 81 по вл етс  сигналj свидетельствующий о наличии информации на входах регистра 72, узел 81 вырабатывает сигнал, стробирующий прием информации в регистр 72, Блок 1 св зи с ЦВМ предназначен дл  св зи с процессором и оперативной пам тью ЦВМ; блок 2 буферной пам ти - дл  буферизации поступающей информации, мультиплексор 4 дл  подключени  к адресным входам блока ,2 буферной пам ти адреса считьшани  Ш1И адреса записи, первый селектор 6 - дл  формировани  сигна 394 ла Конец ненормализованной строки ; второй селектор 5 - дл  формировани  сигнала Конец нормализованной строки, (На вход селектора 5 и 6 подаетс  т младших разр дов счетчика 9 и регистра 11 соответственно , где fn - число разр дов, определ емых длиной строки), Первый и второй, сумматоры 7 и 8 служат дл  формировани  адреса записи в блок 2 буферной пам ти; первый и второй регистры 10 и 12 коррекции - дл  хранени  величины коррекции элемента изображени  по оси V и оси X соответственно; регистр 11 адреса записи - дл  хранени  текущего адреса записи в блок 2, блок 13 дополнительной пам ти - дл  хранени  слов коррекции , второй счетчик 14 - дл  формировани  адреса считывани  или адреса записи дл  блока 13; первый блок 19 сравнени  предназначен дл  формировани  сигнала Число ; строк в буферном блоке равно или больше заданного, второй блок 20 сравнени  предназначен дл  формировани  сигнала Число нормализованных строк, считанных из буфера, равно заданному, Реверсивньй счетчик 21 предназначен дл  подсчета количества строк, хран щихс  в блоке 2; регистр 22 дл  задани  минимального количества строк необходимого дл  нормализации; первый счетчик 23 - дл  подсчета количества нормализованных строк, считанных из блока 2; информационные шины 29 - дл  загрузки устройства исходной информацией; шина 30 кода операции (запись, чтение - дл  задани  режима работы блока 2; шина 31 разрешени  выборки - дл  запуска блока 2; шина 32 управлени  мультиплексором 4 - дл  управлени  подключением к блоку 2 адреса считывани  или адреса записи, шины ЗЯ и 39 кода операции и разрешени  выборки соответств енно - дл  управлени  блоком 23 аналогично шинам 30, 31, Счетчик 49 предназначен дл  задани  объема данных дл  ввода в ЦВМ или вывода из ЦВМ; счетчик 50 адреса - дл  хранени  и модификации адреса оперативной пам ти ЦВМ , регистр 51 данных - дл  хранени  {(анных при вводе в ЦВМ или вьгаоде из ЦВМ; селектор 59 - дл  разрешени  подачи сигналов управлени  из ЦБК а устройство; входные регистры 72 и 7 предназначены дл  записи начального адреса микропрограммы и дл  поступающих извне условий. Программируема  логическа  матри ца 73 предназначена дл  хранени  ми ропрограммы работы устройства; пам  74 - дл  хранени  микрокоманд, Выходной регистр 75 служит дл  преобразовани  импульсных сигналов в потенциальные, необходимые дл  управлени  мультиплексорами 4; регистр 77 управлени  - дл  хранени  кода признаков режима работы внутре них схем блока 24 управлени ; регистры 78 и 79 текущего адреса и следующего адреса микрокоманды соот ветственно - дл  реализации формировани  последовательности микрокоманд; узлы 80 и 81 управлени  обменом - дл  организации асинхронного приема информации во входной регистр 72. Шины 46 включают в себ  (фиг. 4) шину 83 пуска устройства 25 ввода, шину 84 останова устройства 25 ввода , шину 85 дл  передачи от устройства ввода сигнала Начало строки ; шину 86 дл  передачи от устройства ввода сигнала сопровождени  элемента изображени . Блок 1 работает следующим образом . При подготовке к обмену в счетчи 49, заноситс  объем данных, в счетчик 50 - адрес оперативной пам ти ЦВМ, начина  с которого необходимо вводить в ЦВМ или выводить из ЦВМ информацию. Запись в счетчики 49 и 50 регистры 51 и 53 осуществл ют си налами с селектора 58, которые форм руютс  из сигналов управлени  на ши 60 при наличии сигнала выбора на шине 59. Цикл обмена данными начинаетс  с получени  команды в регистр 53. Дешифрацию команды осуществл ет блок 24 управлени , который вьщает в бл 1 сигналы запроса на обмен по шине 69, котора  входит в состав шин 27 управлени . Сигнал на шине 69 устанавливает в единичное состо ние триггер 52, в результате в ЦВМ по шине 66 вьщае с  сигнал запроса на обмен. Затем осуществл етс  одна пересылка инфор мации по адресу в счетчике50,. При вьгооде из ЦВМ селектор 58 осуществл ет запись информации в регистр 51 с шин 63 через элементы И 56, при вводе в ЦВМ селектор 58 осуществл ет выдачу информации из регистра 51 на шины 64 через выходные элементы И 48. С приходом от ЦВМ ответного сигнала по шине 65, осуществл етс  модификаци  счетчиков 49, 50 и сброс триггера 52. Как только счетчик 49 станет равным нулю, устанавливаетс  в единичное состо ние триггер 47 и в ЦВМ выдаетс  запрос на прерывание по шине 61. Когда прерьшание осуществитс , триггер 47 сбрасываетс  сигналом от селектора 58 при наличии соответствующих сигналов на шинах 59 и 60. Логика работы узла 80 такова, что сигнал на выходе узла. 80 формируетс  из сигнала, поступающего по шине 71, или из сигнала, поступающего по шине 89 Конец команды. В первом случае сигнал с шины 71 проходит на выходе узла 80 при наличии логической единицы на шине 89 с задержкой, достаточной дл  записи команды в блок 1 (в регистр 53), т.е. это случай,ожидани  блоком 24 управлени  команды из ЦВМ. Во втором случае сигнал с шины 89 проходит на выход узла 80, если ранее была прин та нова  команда в блок 1 (в регистре 53) и в момент поступлени  команды блок 24 управлени  был зан т обработкой предыдущей команды. Микропрограмма выполнени  вновь пришедшей команды будет запущена по сигналу Конец команды на шине 89. Блок 82 распределени  синхроимпульсов предназначен дл  формировани  внутренних сигналов, стробирующих блок 73, выходной буфер 74, регистры 76-79, узел 81. Режим работы блока 82 задаетс  сигналом, поступаю-щим извне по шине 87. Блок 24 управлени  (фиг. 4) реализован на микросхеме К580ИК1 (кроме узла 80 и регистра 75). Блок 24 управлени  работает следующим образом (фиг. 5). Сигнал логического нул  на йходе 88 Пуск устанавливает в исходное состо ние блок 82, обнул ютс  регистры 76 и 78, на 89 Конец команды устанавливаетс  уровень логической единицы и блок 24 переходит 1 в состо ние ожидани  приема информа ции. При поступлении сигнала по шине 71 осуществл етс  запись информации во входной регистр 72 и сброс сигна ла Конец команды на шине 89. Прие новой информации в регистр 72 возмо у:ен только при установлении на выхо де 89 уровн  логической единицы. Пр наличии уровн  логической единицы на входе 87 блока 24 з равлени  и, если микрокоманда сформирована происходит выдача этой микрокоманды. По отрицательному фронту на входе 87 осуществл етс  подброс в единицу потенциала на выходах буфера 74 и начинаетс  формирование следующей микрокоманды. Если в сформированной микрокоманде имеетс  признак Конец команды, то по отрицательному фрон ту на шине 87 устанавливаетс  уровень логической единицы на выходе 89 Конец команды. Блок 24 управлени  переходит в режим ожидани  приема информации в регистр 72. Принцип работы предлагаемого уст ройства заключаетс  в следующем. Изображение представл ет собой матрицу MxN элементов fM - количество строк, N - количество столбцов ). Элементами матрицы  вл ютс  коды  ркостей На вход устройства поступает последовательность строк матрицы изображени . Коррекци  геометрических- искажений Ггеометричейка  нормализаци ) заключаетс  в следующем. Дл  каждог элемента исходного изображени  с координами (x.j, yj) наход тс  его координаты в преобразованном изобра жении (X , Yj), которые определ ютс  по методу итерации, т.е. координаты каждого элемента на нормализованном изображении определ ютс  йо координатам предьщущего элемента Х. Х ,, + йХ ;, У| У., j, где iXJ- величина смещени  элемента изображени  на заданное число столб цов; UУ- на заданное целое число строк. Зна  величины &X;, &yj дл  каждого элемента изображени , можно в темпе поступлени  элементов изображ ни  осуществл ть геометрическую йор мали ацию изображени . Последовательность SX;, У} дл  каждого э е мента изображени  вычисл етс  заралее . 98 Таким образом, очередной элемент изображени , поступивший в устройство , должен записьгаатьс  в буферный блок по адресу ( Aj+iY.)2(A -b&X;) (1) где Аи - текущий адрес строки матрицы изображени ; Ay+iyj - следующий адрес строки матрицы изображени ; х текущий адрес столбца матрицы изображени ; A +fiXj - следующий адрес стблбца матрицы изображени ; m - логарифм по основанию 2 от длины строки. В буферном блоке формируетс  нормализованное изображение. Считывание из буферного блока осуществл етс  в естественном пор дке. Устройство работает следующим образом . Процесс обмена информацией между оперативной пам тью ЦВМ и устройством ввода включает этапы подготовки обмена , начала обмена, непосредственно обмен, завершение обмена. Этап подготовки обмена осуществл етс  по командам, которые поступают в блок 24 управлени  по шинам 27. Блок 24 управлени , выполн   команды , осуществл ет подготовку устройства к работе. На этапе подготовки к обмену обнул ютс  счетчик 9 и триггер 17 сигналом , поступающим по шине 33, счетчик 14 дополнительной пам ти - сигналом , поступакндим по шине 45, счетчики 2 и 23 - сигналами, поступающими по шинам 43 н 42, В регистр 22 заноситс  минимальное количество строк (Nctp да{ 1), необходимое дл  формировани  нормализованного фрагмента изображени . В регистр 1I адреса записи заноситс  с шин 29 начальный адрес записи сигн:алом , поступающим по шине 36. Начальный адрес записи зависит от характера геометрических искажений и определ етс  таким образом, чтобы пор док записи любой строки в блок 2 был единообразным, т.е. осуществл лс  одинаково дл  всех строк по одной последовательности слов коррекции. Слово коррекции вклю чает в себ  .АХ и Xj дл  одного элемента изображени . Например, если первый и последний элементы нормализованной строки должны быть

91

записаны в одной нормализованной строке (фиг, 1), то начальный адрес записи должен быть равным 2-1, где п - разр дность регистра 11. Дл  данного случа  первое слово коррекции будет содержать Д. . Первый элемент первой строки запишетс  по адресу согласно (l)

(Анам.,, -И)(А„ач. +О Дп  изображени  16kl6 элементов (, ) Анапу 1111, lllli поэтому первый элемент первой строки запишетс  по адресу

(inivoooo 2U(:nn+oooi)o.

Шестнадцатый элемент первой строки запишетс  по адресу 00001111. Первый элемент второй строки запишетс  по адресу ,

(0000+0001).2 +(1П1+0001)00010000 и т.д.

Дп  отрицательных значений X и У их значени  представл ютс  в дополнительном или обратном кодах.

На этапе подготовки обмена в блок 13 дополнительной пам ти загружаетс  также программа коррекции, представл юща  собой последовательность слов коррекции дл  каждого элемента строки изображени .

Загрузка устройства осуществл етс  следуницим образрм.

В блок 1 из ЦВМ заноситс  адрес массива загрузки (в счетчик 50) и объем массива (в счетчик 49 1. Затем выдаетс  команда загрузки, котора  записываетс  в регистр 53 команды блока 1. Сигнал записи команды по шине 71 поступает в блок 24 управлени . В пезультате через врем , определ емое задержкой схемы 80, осущеютвл етс  перепись команды в блок 24 управлени  (в регистр 72).

Блок 24 управлени  начинает выполн ть микропрограмму загрузки. Формируетс  сигнал на шине 69, в результате в ЦВМ вьщаетс  на шине 66 сигнал запрос в ЦВМ на обмен. Инфор)4аци  из ЦВМ заноситс  в блок 1 (в регистр 51). Сигнал подтверждени  выполнени  запроса поступает в блок 1 по шине 65 и передаетс  в блок 24 управлени  по шине 70, в результате формируетс  запрос на шине 69 на считывание следующего слова из ЦВМ и т.д. Таким образом, блок 24 управлени , выполн   микропрограмму загрузки, организует считывa иe всего массива загрузки из

910

пам ти ЦВМ. Информаци  дл  загрузки с шин 29 заноситс  в регистры , 22 и блок 13 дополнительной пам ти. Дл  загрузки блока 13 блок 24 управлени  выдает сигнал на шине 39, затем модифицируетс  счетчик 14 сигналом на шине 41. После загрузки блока 13 счетчик 14 обнул етс , сигналом на шине 45.

На этапе начала обмена в блок 1 загружаютс  начальньй адрес оперативной пам ти дл  ввода информации (в счетчик 50), объем вводимой информации (в счетчик 49), после чего заноситс  команда Начать обмен (в регистр 53).

Через врем , определ емое задержкой узла 80, команда записьтаетс  в блок 24 управлени  (в регистр 72).

Запись команды инициирует сигнал, поступающий по шине71 или по imrae 89. Отрабатыва  команду Начать обмен, блок 24 управлени  вьщает в устройство 25 ввода команду пуска

по шинам 83 и переходит в режим ожидани  сигналов управлени  от устройства 25 ввода.

Устройство 25 ввода, выполнив команду пуска, выдает на шинах 46 сигнал Начало строки, сигнал сопровождени  элемента изображени , которые поступают в блок 24 управлени  (в регистр 76) и элементы изображени  (коды  ркостей), которые записываютс  в регистр 3.

Этап непосредственно обмена начинаетс  с приходом сигнала Начало строки по шинам 46 и состоит из циклов записи элемента изображени  в

блок 2 буферной пам ти и циклов считывани  из блока 2,

Блок 24 управлени  выполн ет цикл записи каждого элемента, поступающего на регистр 3 приема с приемом каждого сигнала сопровождени , поступающего по шинам 46 от устройства 25 ввода.

Цикл записи заключаетс  в следующем .

Блок 24 управлени  выдает на шинах 38 признак операции Чтение и формирует сигнал Разрешение выборки на шине 39, по которому блок 13 осуществл ет считывание слова коррек-

ции. Часть слова коррекции, содержаща  йУ;, записываетс  в регистр 10, друга  часть, содержаща  ЛXI, записываетс  в регистр 12. Регистры 10 и 12 перед каждой записью информа .ции обнул ютс  CHPHajjoM, поступающим по шине 35, Затем содержимое регистра 10 суммируетс  со старшими разр дами регистра И, а содерлаадое регистра 12 - с младшими разр дами регистра 11.Количество разр дов регистра 11, подаваемых на сумматоры 7 и 8, определ етс  длиной строки изображени  Дл  Ьтроки в 4096 элементов на сумматор 8 подаютс  12 младших разр дов регистра 11, на сум матор 7 - остальные разр ды регистра 1- 1 . На выходе сумматоров 7 и 8 формируетс  адрес записи, по которому необходимо записать элемент изображени  в блок 2. Дл  записи в блок 2 блок 24 управлени  формирует сигнал выбора адреса на шинах 32, подключа  тем самым сумматоры 7 и 8 к адресным входа блока 2 и формирует на шинах 30 приз нак операции Запись, а на шине 31 Разрешение выборки, по которому блок 2 осуществл Ьт запись элемента изображени  из регистра 3 приема по а,цресу, сформированному в сумматорах 7 и 8. В каждом цикле записи в соответст вующие моменты времени, определ емые микропрограммой блока 24 управлени , осуществл етс  модификаци  счетчика 14 (прибавл етс  единица) сигналом по шине 41 и перепись нового адреса в регистр 1I из сумматоров 7 и 8 сиг налом по шине 37, При записи последнего элемента строки на выходе схемы совпадени  6 формируетс  сигнал Конец ненормализованной строки, который обнул ет счетчик 14 через элемент ИЛИ 19 и пр бавл ет единицу к реве1 сивному счетчику 21, Реберсивный счетчик 21 определ ет 45 мое

количество строк, записанных в блоке 2 буферной пам ти. Блок 24 управлени  по условию на шине 40 следит за заполнением блока 2,

При возникновении сигнала на выхо-50 де блока 19 сравнени , что свидетельствует о том, что в блоке 2 записан фрагмент изображени , достаточный дл  разрешени  считьгоани , по фронту сигнала устанавливаетс  в состо ние еди-55 ницы 17 разрешени  считывани  из бгока 2 буферной пам ти. Блок 24 управлени  в каждом цикле обмена

в единицу триггер 17,

Если в ЦВМ передалось необходимое количе ство информации, которое задаетс  счетчиком объема данных в блоке 1, .то на выходе счетчика 49 формируетс  сигнал Завершение обмена , поступанзщий по шине 67 в блок 24 управлени . По сигналу Завершение обмена блок 1 формирует запрос на прерывание и вьщает его в ЦВМ по шинам 26, а блок 24 управлени  останавливает обмен, В устройство 25 3912 провер ет условие на шине 40,, Если триггер. 17 находитс  в состо нии еди-t ницы, то в каждом цикле обмена выполн етс  как цикл записи в блок 2, так и цикл считыван-и  из блока 2 (моменты записи и считывани  из блока 2 разнесены по времени), В хщкле считывани  из блока 2 блок 24 управлени  сигналомна шинах 32 подключает счетчик 9 к адресным шинам блока 2, формирует на шинах 30 признак операции Чтение и выдает сигнал разрешение выборки по шине 31, В результате по адресу из счетчика 9 адреса считьтани  блок 2 считывает элемент изображени  и выдает его в блок 1 по шинам 28 дл  передачи в ЦВМ, Элемент изображени  записываетс  в регистр 51,. Цикл считывани  осуществл етс , если предыдущий элемент передан в ЦВМ, что определ етс  блоком 24 управлени  по условию на шине 70 Запрос прин т, Цри возникновении на выходе селектора 5 сигнала Конец нормализованной строки в счетчик 23 прибавл етс  единица, а из реверсивного . счетчика 21 вычитаетс  единица, Если из блока 2 считан фрагмент изображени , определ емый количеством строк в регистре 22, на выходе блока 20 сравнени  формируетс  сигнал , который сбрасьгоает триггер 17 разрешени  считывани , если в блоке 2 записано количество строк меньшее заданного в регистре 22, Сброс триггера 17 осуществл етс  по фронту сигнала с селектора 16, Т,е, если очередной фрагмент изображени  не подготовлен дл  считывани , считывание приостанавливаетс  до тех пор, пока в блок 2 не запишетс  необходиколичество строк и установитс 

ввода вьщаетс  команда останова по шинам 46.

Реализаци  геометрической нормализации в устройстве дл  сопр жени  позвол ет сн ть функции геометрической Нормализации с процессора ЦВМ, 4ТО приводит к значительной экономии чашинного времени, т.е. повышает производительиость систех обработки изображений.

Стирка нормализоблнного U30wa:f Hufi, cvuffa i6aeffoii изоу рного S/tOKCL

.«

IffJfO SKff

жщ/  на .flUMBafffoff, запис ваена  SSi/ipeffftiaSaOK

KljBM

25

И/ины 27

Фаг.З

}Q I

   fJjicK I/cm. О Рг 7276.7В . -JV 89 Abwa/ KQMCiHffki 8ь1ш схемы во Jan. бРг72 ( ро5натрииы 73 CrpoS 7.77.7S 3D,,J,if1if5.B3.83,8tf Зап.

Запрет at/u ffu/(po/(oi a//ff6/ тг.э

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С УСТРОЙСТВОМ ВВОДА ИЗОБРАЖЕНИЙ, содержащее блок связи с цифровой вычислительной машиной, блок буферной памяти, мультиплексор, регистр приема, регистр адреса записи, счетчик адреса считывания, блок управления, причем входы-выходы блока связи с цифровой вычислительной машиной подключены к каналу цифровой вычислительной машины, информационный вход регистра приема образует информационный вход устройства, первая группа управляющих входов-выходов блока управления образует управляющий вход-выход устройства, выход регистра приема соединен с информационным входом блока буферной памяти, выход которого соединен с информационным входом блока связи с цифровой вычислительной машиной, группа управляющих входов-выходов которого соединена с второй группой управляющих входов-выходов блока управления, первый выход которого соединен с входом режима блока буферной памяти, разрешающий вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом мультиплексора, выход которого соединен с адресным входом блока буферной памяти, четвер-; тый выход блока управления соединен с установочным входом счетчика адреса считывания, счетный вход которого q соединен с пятым выходом блока управ- ® ления, шесщой выход которого соединен с входом записи регистра памяти, первый информационный вход мультиплексора соединен с выходом счетчика адреса считывания, седьмой выход блока управления соединен с входом записи начального адреса регистра адреса записи, вход управления записью адреса которого соединен с восьмым выходом блока управления, первый информационный вход регистра адреса записи соединен с информационным выходом блока связи с цифровой вычислительной машиной, отличающееся тем, что, с целью расширения функциональных возможностей за счет осуществления геометрической нормализации изображений при вводе в цифровую вычислительную машину, в него введены три селектора, два сумматора, два регист* ра коррекции, бло^ дополнительной памяти, два счетчика, два блока сравнения, регистр количества строк, реверсивный счетчик, триггер, элеSU .,,1176339

   146339 мент ИЛИ, элемент НЕ, причем девятый выход блока управления соединен с установочными входами первого и второго регистров коррекции, выходы которых соединены с первыми входами первого и второго сумматоров соответственно, вторые входы которых соединены с первым и втбрым выходами регистра адреса записи соответственно, второй и третий информационные входы которого соединены с вторым и третьим информационными входами мультиплексора и с выходами первого и второго сумматоров соответственно, второй выход регистра адреса записи соединен с входом первого селектора, выход которого соединен с первым входом элемента ИЛИ и с входом прямого счета реверсив-ного счетчика, вход обратного счета которого соединен со счетным входом первого счетчика и с выходом второго селектора, вход которого соединен с выходом счетчика адреса считывания, четвертый выход блока управления соединен с первым нулевым входом триггера, выход которого соединен с входом разрешения считывания блока управления, десятый выход которого ' соединен с входом режима блока дополнительной памяти, вход разрешения выборки которого соединен с одиннадцатым выходом блока управления, двенадцатый выход которого соединен со счетным входом второго счетчика, выход‘которого соединен с адресным входом блока дополнительной памяти, Первый и второй выходы которого соединены с информационными входами первого и второго регистров коррекции соответственно, информационный выход блока связан с цифровой вычислительной машиной соединен с информационными входами блока дополнительной памяти и регистра количества строк, выход которого соединен с первыми входами первого и второго блоков сравнения, вторые входы которых соединены с выходами реверсивного счетчика и первого счетчика соответственно, установочный вход которого соединен с тринадцатым выходом блока управления, четырнадцатый выход которого соединен с установочным входом реверсивного счетчика, вход записи регистра количества строк соединен с пятнадцатым выходом блока управления, шест надцатый выход которого соединен с вторым входом элемента ИЛИ, выход ко торого соединен с установочным входом второго счетчика, выход первого блока сравнения соединен с входом элемента НЕ и единичным входом триггера, второй нулевой вход которого соединен с выходом третьего селектора, первый и второй входы которого соединены с выходами элемента НЕ и второго блока сравнения соответственно, при этом блок управления содержит два входных регистра, регистр управления, регистр текущего адреса, регистр следующего адреса, выходной регистр, блок дешифрации команд, буферную память микрокоманд, блок распределения синхроимпульсов, узел управления обменом, состоящий из трех элементов И, элемента НЕ, двух элементов задержки, элемента И-НЕ, триггера и элемента И-ИЛИ-НЕ, причем первый, второй входы первого входного регистра, первый, второй выходы буферной памяти микрокоманд образуют первую группу управляющих входоввыходов блока управления, третий выход буферной памяти микрокоманд, информационный вход второго входного регистра, третий, четвертый входы первого входного регистра, первые входы первого и второго элементов И узла управления обменом, тактовый вход и вход пуска блока распределения синхроимпульсов образуют вторую группу управляющих входов-выходов блока управления, пятый вход первого входного регистра является-входом разрешения считывания блока управления, четвертый и пятый выходы буферной памяти микрокоманд являются первым и вторым выходами блока управления, выход выходного регистра является третьим выходом блока управления, с шестого по восемнадцатый выходы буферной памяти микрокоманд являются с четвертого по шестнадцатый выходами блока управления соответственно, при этом в блоке управления выходы' первого, второго входных регистров и регистра текущего адреса соединены с первым, вторым и третьим входами блока дешифрации команд соответственно, первый и второй выходы которого соединены с информационными входами регистра управления и регистра следующего адреса соответственно, выход которого соединен с информационным входом регистра текущего адреса, синхровход которого соединен с первым выходом блока распределения синхроимпульсов, второй, третий, четвертый и пятый выходы которого соединены с синхровходами блока дешифрации Микрокоманд, регистра следующего адреса, регистра управления и буферной памяти микрокоманд соответственно, девятнадцатый выход которой соединен с входом выходного регистра, шестой и седьмой выходы блока синхронизации соединены с синхровходами первого и второго входных регистров соответственно, группа выходов блока дешифрации микрокоманд соединена с группой адресных входов буферной памяти микрокоманд, выход регистра управления соединен с разрешающим входом блока распределения синхроимпульсов, выход конца команды которого соединен с первым входом третьего элемента И и входом элемента НЕ узла управления обменом, первый вход и выход элемента И-ИЛИ—НЕ которого соединен с входом-выходом блока распределения синхроимпульсов, при этом в узле управления обменом второй вход элемен та И-ИПИ-НЕ соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом первого эдемен— . та задержки,второй вход элемента И-НЕ соединен с выходом третьего элемента И и входом второго элемента задержки, выход которого соединен с нулевым входом триггера, единичные выход и вход которого соединены с вторым входом третьего элемента И и выходом второго элемента И соответственно, второй вход которого соединен с выходом элемента НЕ, выход первого элемента И соединен с входом первого элемента задержки.