SU1172007A2 - Versions of ring scaling device - Google Patents
Versions of ring scaling device Download PDFInfo
- Publication number
- SU1172007A2 SU1172007A2 SU833639675A SU3639675A SU1172007A2 SU 1172007 A2 SU1172007 A2 SU 1172007A2 SU 833639675 A SU833639675 A SU 833639675A SU 3639675 A SU3639675 A SU 3639675A SU 1172007 A2 SU1172007 A2 SU 1172007A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- output
- input
- bus
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
1. Кольцевое пересчетное устройство по авт. св. № 1091349, отличающеес тем, что, с целью повышени быстродействи , выход второго элемента И-НЕ соединен с дополнительными входами четвертых элементов И-НЕ разр дов. 2.Устройство по п. 1, отличающеес тем, что выход второго элемента И-НЕ соединен с дополнительным входом второго элемента И-НЕ через элемент задержки. 3.Кольцевое пересчетное устройство по авт.св. № 1091349, отличающеес тем, что, с целью . повышени быстродействи , четвертый вход второго элемента И-НЕ соединен с выходом третьего элемента И-НЕ первого разр да. 4.Устройство по п. 3, отличающеес тем, что выход второго элемента И-НЕ соединен с k дополнительным входом второго элемента И-НЕ через элемент задержки.1. Ring counting device according to ed. St. No. 1091349, characterized in that, in order to increase speed, the output of the second AND-NO element is connected to the additional inputs of the fourth AND-NOT discharge elements. 2. The device according to claim 1, characterized in that the output of the second element AND-NOT is connected to the additional input of the second element AND-NOT through the delay element. 3. Ring ringing device according to auth. No. 1091349, characterized in that, with a view. increase the speed, the fourth input of the second element AND-NOT connected to the output of the third element AND-NOT of the first discharge. 4. The device according to claim 3, characterized in that the output of the second AND-NO element is connected to the k additional input of the second AND-NOT element through a delay element.
Description
Изобретение относитс к импульсной технике, может быть использовано в устройствах различного назначени в качестве управл емых пересчетных устройств и многоустойчивых 5 элементов по любому целому основанию, распределителей импульсов, делителей частоты, регистров и вл етс усовершенствование .м известного устройства по авт. св. № 1Q91349. 10The invention relates to a pulse technique, can be used in devices for various purposes as controlled scaling devices and multistable 5 elements on any whole base, pulse distributors, frequency dividers, registers and is an improvement to the known device according to auth. St. No. 1Q91349. ten
Цель изобретени - повышение быстродействи устройства- путем сокращени длительности импульса установки до 3 и, следовательно, переходного процесса.15The purpose of the invention is to increase the speed of the device by reducing the pulse width of the installation to 3 and, consequently, the transient process.
На фиг. 1 приведена схема трехразр дного кольцевого пересчетного устройства по первому варианту на фиг. 2 - то же, по второму варианту.FIG. 1 shows a diagram of a three-bit ring scaler according to the first embodiment of FIG. 2 - the same, according to the second option.
Устройство содержит элементы И-НЕ 20 1-3, элементы НЕ 4 и 5, первые элементы И-НЕ - соответственно первого - третьего разр дов; вторые элементы И-НЕ - соответственно первого - третьего разр - 25 дов; третьи элементы И-НЕ 8-1 - соответственно первого - третьего разр дов; четвертые элементы - соответственно; шины - задани коэффициента пересчетаJ . jO входную шину 11; шину 12 сбрцса-, шину 13 управлени .сбросом; шины и управлени коэффициентом пересчета; группу 15 шин управлени и элемент 16 задержки.The device contains the elements AND-NOT 20 1-3, the elements NOT 4 and 5, the first elements AND-NOT - respectively, the first - the third bit; the second elements of the NAND - respectively the first - the third bit - 25 dov; the third elements AND-NOT 8-1 - respectively, the first - the third bit; the fourth elements, respectively; tires - the task of the conversion factor J. jO input bus 11; bus 12 sbrcsa-, bus 13 control. reset; tires and conversion rate control; control bus group 15 and delay element 16.
На фиг. 1 и 2 в качестве примера приведены только две шины и управлени коэффициентом пересчета, но в общем случае их может быть больше.40FIG. 1 and 2, as an example, only two tires and control of the conversion factor are given, but in general, there may be more.
На фиг. 1 выходы элементов И-НЕ - соединены соответственно с первыми входами элементов И-НЕ - и с первыми входами элеменTq ,B И-НЕ - , выходы которых 45 соединены соответственно с вторыми входами элементов И-НЕ - выходы которых соединены соответственно с первыми входами элементов И-НЕ - с вторыми входами 50 элементов И-НЕ - и с первыми входами элементов И-НЕ - , выходы которых соединены соответственно с вторыми входами элементов И-НЕ , , и с третьими 55 входами элементов И-НЕ , , Выходы элементов И-НЕ - соединены соответственно с третьимиFIG. 1 outputs of the elements AND-NOT are connected respectively with the first inputs of the elements AND-NOT - and with the first inputs of the elements Tq, B AND-NOT -, the outputs of which 45 are connected respectively with the second inputs of the elements AND-NOT - the outputs of which are connected respectively with the first inputs of the elements AND-NOT - with the second inputs of the 50 elements AND-NOT - and with the first inputs of the elements AND-NOT - whose outputs are connected respectively with the second inputs of the AND-NOT elements, and with the third 55 inputs of the AND-NOT elements, And the outputs of the AND elements -NO - connected accordingly with the third
входаии элементов И-НЕ , , вторые входы элементов И-НЕ - соединены соответственно с шинами - . Третьи входы элементов И-НЕ - соединены с шиной , четвертые входы элементов И-НЕ - соединены с шиной . Шина 11 соединена с третьими входами элементов И-НЕ - выходы элементов И-НЕ - соединены с входами элемента И-НЕ 1, дополнительный вход и выход которого соединены соответственно с шиной 12 сброса и с первым входом элемента И-НЕ 2, второй вход которого соединен с шиной 13. Выход элемента И-НЕ 2 соединен с четвертыми входами элементов И-НЕ , . и . Группа 15 шин управлени соединена с входами элемента И-НЕ 3, выход которого соединен с входом элемента НЕ 4, выход которого соединен с четвертыми входами элементов И-НЕ - . Вход и выход.элемента НЕ 5 соединены соответственно с шиной 11 и с третьим входом элемента И-НЕ 2 выход которого соединен с п тыми (дополнительными) входамиthe inputs of the elements AND-NOT, the second inputs of the elements AND-NOT - are connected respectively with the tires -. The third inputs of the AND-NOT elements are connected to the bus, the fourth inputs of the AND-NOT elements are connected to the bus. The bus 11 is connected to the third inputs of the NAND elements — the outputs of the NAND elements — are connected to the inputs of the NAND element 1, the auxiliary input and output of which are connected respectively to the reset bus 12 and to the first input of the NAND element 2, the second input of which connected to the bus 13. The output element AND-NOT 2 is connected to the fourth inputs of the elements AND-NOT. and The control bus group 15 is connected to the inputs of the AND-HE element 3, the output of which is connected to the input of the HE element 4, the output of which is connected to the fourth inputs of the AND-NOT elements. The input and output of the element NOT 5 are connected respectively to the bus 11 and to the third input of the element NAND 2 whose output is connected to the fifth (additional) inputs
элементов И-НЕ - . Ielements and NOT -. I
Выход элемента И-НЕ 2 такжеOutput element AND NOT 2 also
соединен (св зь, показана пунктиром) через элемент 16 задержки с четвертым входом элемента И-НЕ 2.connected (connection, shown by a dotted line) through the delay element 16 with the fourth input of the element AND-NOT 2.
На фиг. 2 выходы элементов И-НЕ и соединены соответственно с первыми входами элементов И-НЕ - и с первыми входами элементов И-НЕ - , выходы которых соединены соответственно с вторыми входами элементов И-НЕ - , выходы которых соединены соответственно с первыми входами элементов И-НЕ - .с вторыми входами элементов И-НЕ - и с первыми входами элементов И-НЕ - выходы которых соединены соответственно с вторыми входами элементов И-НЕ , и 6-1 и с третьими входами элементов И-НЕ , и . Выходы элементов И-НЕ - соединены соответственно с третьими входами элементов И-НЕ , , Вторые входы элементов И-НЕ; - 9 соединены соответственно с шинами - третьи входы элементов - соединены с шиной , четвертые входы элементов И-НЕ - соединены с. шигой 14 2.FIG. 2 outputs of elements AND-NOT and connected respectively with the first inputs of elements AND-NOT - and with the first inputs of elements AND-NOT - whose outputs are connected respectively with the second inputs of elements AND-NOT - whose outputs are connected respectively with the first inputs of elements AND- NOT - with the second inputs of the AND-NOT elements - and with the first inputs of the AND-NOT elements - the outputs of which are connected respectively with the second inputs of the AND-NOT elements, and 6-1 and with the third inputs of the AND-NOT elements, and. The outputs of the elements of NAND are connected respectively to the third inputs of the elements of NAND, The second inputs of the elements of NAND; - 9 are connected respectively to the tires - the third inputs of the elements are connected to the bus, the fourth inputs of the elements of NAND are connected to. shigoy 14 2.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833639675A SU1172007A2 (en) | 1983-08-31 | 1983-08-31 | Versions of ring scaling device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833639675A SU1172007A2 (en) | 1983-08-31 | 1983-08-31 | Versions of ring scaling device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1091349 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1172007A2 true SU1172007A2 (en) | 1985-08-07 |
Family
ID=21080843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833639675A SU1172007A2 (en) | 1983-08-31 | 1983-08-31 | Versions of ring scaling device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1172007A2 (en) |
-
1983
- 1983-08-31 SU SU833639675A patent/SU1172007A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1091349, кл. Н 03 К 23/02, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1172007A2 (en) | Versions of ring scaling device | |
US3548319A (en) | Synchronous digital counter | |
SU1160412A1 (en) | Priority device | |
SU1115240A1 (en) | Reversible scaling device | |
SU1755274A1 (en) | Device for comparing @-bit numbers | |
SU1129743A1 (en) | Ring scaling device | |
SU1480098A1 (en) | Apperiodic rs-flip-flop | |
SU1278832A1 (en) | Device for comparing binary numbers | |
JPS6179308A (en) | Circuit for generating composite signal of sine wave | |
JPH0619700B2 (en) | Arithmetic unit | |
SU869058A1 (en) | Circular counter | |
SU1622942A1 (en) | Device for selecting channels | |
SU1078626A1 (en) | Ring scaling device | |
SU1034184A1 (en) | Device for selecting channel | |
SU635624A1 (en) | Counter with controllable recalculation coefficient | |
SU801254A1 (en) | Frequency divider with variable division coefficient | |
SU1190520A1 (en) | Synchronous counter | |
SU834935A1 (en) | Scaling device | |
SU1091349A1 (en) | Ring scaling device | |
SU902264A1 (en) | Reversible pulse counter | |
SU924867A1 (en) | Modulo 6 scaling device | |
SU610178A1 (en) | Shift register | |
SU1003359A1 (en) | One-cycle circular counter of unitary code | |
SU892726A1 (en) | Distributor | |
SU425177A1 (en) |