SU1167554A1 - Устройство дл измерени фазового сдвига отраженного сигнала - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ФАЗОВОГО СДВИГА ОТРАЖЕННОГО СИГНАЛА, содержащее соединенные последовательно импульсный передатчик, блок автоматической подстройки частоты, гетеродин и смеситель, вход которого соединен также с вторым входом блока автоматической подстроки частоты, антенну, антенный переключатель, первое плечо которого соединено с антенной, соединенные последовательно усилитель промежуточной частоты, амплитудный детектор и первый блок формировани  сигнала ошибки, соединенные последовательно синхронизатор, вход которого соединен с вторым выходом импульсного передатчика, блок стробировани , второй вход которого соединен с выходом усилител  промежуточной частоты, фазовый детектор и второй блок формировани  сигнала ошибки, вторые входы первого и второго блоков формировани  сигнала ошибки соединены с вторым выходом импульсного передатчика , фазовра шатель, соединенные последовательно блок кодировани  и индикатор, выход первого блока формировани  сигнала ошибки соединен с ,им входом аттенюатора , а выход второго блока формировани  сигнала ошибки соединен с управл ющими входами блока кодировани  и фазоврашател , отличающеес  тем, что, с целью повышени  точности и дальности действи , введены направленный ответвитель, первое и второе плечи которого соединены соответственно с третьим выходом импульсного передатчика и вторым плечом антенного переключател , лини  задержки, вход и выход которой соединены соответственно с третьим плечом направленного ответвител  и сигнальным входом фазовращател , выход которого соединен с сигнальным входом аттенюатора , опорный генератор, первый и второй выходы которого соединены соответственно с третьим входом блока автоматической подстройки частоты и вторым входом фазового детектора, второй вход и выход сумматора соединены соответственно с третьим плечом антенного переключател  и вторым входом смесител , выход которого соединен с входом усилител  промежуточной i частоты. 2.Устройство по п. 1, отличающеес  тем, (Л что блок формировани  сигнала ошибки содержит первый и второй аналого-цифровые преобразователи, первые входы которых соединены между собой и  вл ютс  первым входом блока формировани  Сигнала ошибки , синхронизатор, вход которого  вл етс  вторым входом блока формировани  сигнаО ) ла ошибки, а первый и второй выходы син сд сд хронизатора соединены соответственно с вторыми входами первого и второго аналогоцифровых преобразователей, блок вычитани , первый вход которого соединен с выходом первого аналого-цифрового преобразовател , а второй и третий входы соединены соответственно с первым и вторым выходами второго аналого-цифрового преобразовател  соединенные последовательно цифроаналоговый преобразователь и формирователь управл ющего сигнала, выход которого  вл етс  выходом блока формировани  сигнала ошибки, три входа цифроаналогового преобразовател  соединены с соответствующими выходами блока вычитани . 3.Устройство по п. 1, отличающеес  тем, что лини  задержки содержит антенный пе

Description

реключатель, первое и второе плечи которого  вл ютс  соответственно входом и выходом линии задержки, антенну, соединенную с третьим плечом антенного переключател , и эталонный отражатель.

4. Устройство по п. 1, отличающеес  тем, что блок автоматической подстройки .частоты содержит соединенные последовательно смеситель .ц частотный детектор, первый, второй входы смесител , второй вход и выход частотного детектора  вл ютс  соответственно первым, вторым, третьим входами и выходом блока автоматической подстройки частоты.

Изобретение относитс  к радиотехнике, в частности в радиолокации, и может использоватьс  дл  измерени  фазового сдвига отраженного от цели импульсного сигнала при измерении матриц рассе ни  радиолокационного объекта.

Цель изобретени  - повышение точности измерени  и дальности действи .

На фиг. 1 представлена структурна  электрическа  схема предложенного устройства дл  измерени  фазового сдвига отраженного сигнала; на фиг. 2, 3 и 4 - структурные электрические схемы соответственно блока формировани  сигнала ошибки, линии задержки и блока автоматической подстройки частоты; на фиг. 5 и 6 - временные диаграммы сигналов в некоторых точках структурной электрической схемы,-предложенного устройства дл  измерени  фазового сдвига отраженного сигнала.

Устройство дл  измерени  фазового сдвига отраженного сигнала содержит импульсный передатчик 1, блок 2 автоматической подстройки частоты, гетеродин 3, смеситель 4, антенну 5, антенный переключатель 6, усилитель 7 промежуточной частоты, амплитудный детектор 8, первый блок 9 формировани  сигнала ошибки, второй блок 10 формировани  сигнала ошибки, синхронизатора 11, блок 12 стробировани , фазовый детектор 13, фазовращатель 14, аттенюатора 15, сумматор 16, блок 17 кодировани , индикатор 18, направленный ответвитель 19, линию 20 задержки и опорный генератор 21.

Блоки 9 и 10 формировани  сигнала ошибки содержат первый и второй аналого-цифровые преобразователи 22 и 23, синхронизатор 24, блок 25 вычитани , цифроаналоговый преобразователь 26 и формирователь 27 управл ющего сигнала.

Лини  20 задержки содержит антенный переключатель 28, антенну 29 и эталонный отражатель 30.

Блок 2 автоматической подстройки частоты содержит смеситель 31 и частотный детектор 32.

Устройство дл  измерени  фазового сдвига отраженного сигнала работает следующим образом.

Импульсный сигнал с третьего выхода импульсного передатчика 1 через направленный ответвитель 19, антенный переключатель 6 поступает в антенну 5 и излучаетс  в

5 направлении исследуемой радиолокационной цели. Одновременно с первого выхода импульсного передатчика 1 сигнал поступает на первый вход блока 2 автоматической подстройки частоты, т.е. на первый вход его

Q смесител  31, на второй вход которого поступает сигнал гетеродина 3. С выхода смесител  31 сигнал разностной промежуточной частоты поступает на первый вход частотного детектора 32, на второй вход которого поступает сигнал опорного генератора

5 21. Величина напр жени  на выходе частотного детектора 32 пропорциональна разности частоты опорного генератора 21 и промежуточной частоты сигнала на выходе смесител  31. Напр жение с выхода частотного детектора 32 поступает на вход гетеродина 3 и измен ет частоту его настройки до тех пор, пока частота генеродина не станет равной промежуточной частоте сигнала на выходе смесител  31 блока 2 автоматической подстройки частоты. Импульсный сигнал, отраженный от исследуемой радиолокационной цели, задержанный на врем  распространени  до цели и обратно, поступает через антенну 5, антенный переключатель 6, сумматора 16 на второй вход смесител  4, на первый вход которого поступает непрерывный гармонический сигнал гетеродина 3. На выходе смесител  4 в момент приема отраженного сигнала образуетс  сигнал разностной промежуточной частоты, равной частоте опорного генератора 21, таким образом , происходит преобразование сверхвысокочастотного сигнала исследуемого отраженного от исследуемой радиолокационной цели в сигнал промежуточной частоты, равной частоте опорного генератора 21 при сохранении фазовых соотношений исследуемого сигнала. Дл  формировани  эталонного сигнала небольша  часть мощности, генерируемой импульсным передатчиком 1, поступает с третьего плеча направленного ответвител  19 на вход линии 20 задержки, т.е. на первое плечо антенного переключател  28 линии задержки. Врем  задержки эталонного сигнала достаточно большое, чтобы оно было больше «мертвой зоны, в течение которой прекраш.аютс  нестационарные процессы, вызванные воздействием на тракт приемника мощным зондирующим импульсом импульсного передатчика. Зондирующие импульсы, следующие с периодом повторени  Т показаны на фиг. ,5а и 6а. Дл  создани  временной задержки эталонного сигнала он с третьего плеча антенного переключа 28 поступает на узконаправленную антенну 29 и излучаетс  последней в направлении эталонного отражател  30, установленного на строго заданном рассто нии от антенны 29. Сигнал отражаетс  от эталонного отражател , например, уголкового отражател , и принимаетс  антенной 29. Таким образом, врем  задержки эталонного сигнала пропорционально удвоенному рассто нию от антенны 29 до эталонного отражател  30. Прин тый антенной 29 эталонный сигнал с выхода линии 20 поступает на фазовращатель 14 и далее через аттенюатор 15 поступает на первый вход сумматора 16, с выхода которого подаетс  на смеситель 4, и подвергаетс  преобразованию аналогичному преобразованию исследуемого сигнала, отраженного от исследуемой цели, хот  эталонный и исследуемый сигналы поступают в один и тот же тракт обработки в различные промежутки времени. Следует OTMeTHTbf что сумматор 16, фазовращатель 14 и аттенюатор 15  вл ютс  сверхвысокочастотными устройствами и позвол ют в предложенном устройстве при измерении фазового сдвига отраженного сигнала учитывать фазовый сдвиг сигнала, вносимый сигналом гетеродина, который компенсируетс , так как как эталонный и исследуемый сигналы смешиваютс  в смесителе 4 с сигналом одного и того же гетеродина 3. После усилени  сигналов в усилителе 7 промежуточной частоты (временные диаграммы сигналов на выходе усилител  7 промежуточной частоты показан на фиг. 56 и 66) они поступают на входы блока 12 стробировани  и амплитудного детектора 8. Видеосигнал с выхода амплитудного детектора 8 (см. фиг. 5в) поступает на первый вход первого блока 9 формировани  сигнала ошибки, т.е. на первые входы первого и второго аналого-цифрового преобразователей 22 и 23. На второй вход первого аналого-цифрового преобразовател  22 в момент времени Т с выхода синхронизатора 24 поступает импульс разрешающий преобразование аналоговой величины амплитуды эталонного сигнала в цифровой код (см. соответственно фиг. 5г и 5в). Врем  TO задано временной задержкой сигнала в линии 20 задержки. Первый аналого-цифровой преобразователь 22 запоминает цифровой код аналоговой амплитуды видеоимпульса УЭ эталонного сигнала и хранит значение этого кода в течение времени Тхр (см. фиг. 5е), равного периоду повторени  зондирующего импульса импульсного передатчика 1, при этом должно выполн тьс  условие , чтобы врем  преобразовани  Тпр аналоговой величины в цифровой код было мень ще длительности эталонного сигнала, т.е. длительности зондирующего импульса (см. фиг. 5е). Аналогично второй аналого-цифровой преобразователь 23 преобразовывает амплитуду видеоимпульса исследуемого сигнала из (см. фиг. 5в) в соответствующий код и запоминает его также на врем  (см. фиг. 5д и ж, где Т представл ет собой врем  распространени  сигнала от антенны 5 до исследуемой цели и обратно). Цифровые коды амплитуд эталонного и исследуемого сигнала поступают с соответствующих выходов первого и второго аналого-цифровых преобразователей 22 и 23 на первый и второй входы блока 25 вычитани , который по командному импульсу со второго выхода второго аналого-цифрового преобразовател  23 (см. фиг. 5з) производит вычитание значени  амплитуды эталонного импульса из значени  амплитуды исследуемого импульса, причем результат вычитани  содержи и знак разности. Цифровые коды разности с выходов блока 25 вычитани  поступают на соответствующие входы цифроаналогового преобразовател  26, который по командному импульсу с третьего выхода блока 25 вычитани  (см. фиг. 5к) преобразовывает цифровой код разности Ua-Оц в напр жение (см. фиг. 5л). Командный импульс разрешающий преобразование цифрового кода в напр жение (см. фиг. 5к) задержан относительно командного импульса начала вычитани  на врем  Твыч, необходимое дл  проведени  операции вычитани  в блоке 25 вычитани  (см. фиг. 5и, 5к). Напр жение Ua-Ыц с выхода цифроаналогового преобразовател  26 поступает на формирователь 27 управл ющего напр жени , управл ющего регулировкой аттенюатора 15, определ ющего величину эталонного сигнала на выходе усилител  7 промежуточной частоты, равной величине исследуемого сигнала. Таким образом, в кольце сумматор 16, смеситель 4, усилитель 7 промежуточной частоты, амплитудный детектор 8, первый блок 9 формировани  сигнала ошибки и аттенюатор 15 реализуетс  замкнута  след ща  система, управл юща  коэффициентом затухани  регулируемого сверхвысокочастотного аттенюатора 15, и, если эталонный сигнал превышает исследуемый сигнал, коэффициент затухани  аттенюатора 15 увеличиваетс , и наоборот. В результате автоматической регулировки след ща  система устанавливает равенство амплитуд эталонного и исследуемого сигнала, которые также поступают на вход блока 12 стробировани  и затем на первый вход фазового детектора 13. Синхронизаци  блока 12 стробировани  осуществл етс  синхронизатором 11, который в свою очередь синхронизуетс  тактовыми импульсами импульсного передатчика . Стробирующие импульсы на выходе синхронизатора показаны на фиг. 6в, где моменты времени Т. и Т, соответствуют временным задержкам эталонного и исследуемого сигнала соответственно. Сигналы промежуточной частоты на выходе блока от стробировани  показаны на фиг. 6г. Эти импульсы поступают на первый вход фазового детектора 13, на второй вход которого nocfy aeT непрерывный сигнал опорного генератора 21 (см, фиг. 6д) частота которого равна частоте сигнала на выходе усилител  7 промежуточной частоты. Фазовый детектор 13 формирует в моменты времени То и TI два последовательных во времени импульсных сигнала (см. фиг. бе) Uar и Uur Амплитуда первого импульса Uar пропорциональна фазовому сдвигу эталонного сигнала и сигнала опорного генератора 21, амплитуда второго импульса Uur пропорциональна фазовому сдвигу исследуемого сигнала и сигнала этого же опорного генератора 21. Эти импульсы с выхода фазового детектора 13 поступают на первый вход второго блока 10 формировани  сигнала ошибки, конструкци  которого аналогична конструкции первого блока 9 формировани  сигнала ошибки. Процедура обработки сигналов во втором блоке 10 формировани  сигнала ошибки полностью идентична процедуре обработки сигнала в первого блоке 9 формировани  сигнала ошибки. Таким образом , на выходе второго блока 10 формировани  сигнала ошибки сигнал (см. фиг. 6ж) будет пропорционален фазовому сдвигу исследуемого сигнала относительно фазы эталонного сигнала. Этот сигнал в виде посто нного напр жени  поступает на управл ющий вход фазовращател  14 и измен ет фазу эталонного сигнала до тех пор, пока она не будет равной фазе исследуемого сигнала на выходе усилител  7 прс1межуточной частоты. Таким образом, в кольце сумматор 16, смеситель 4, усилитель 7 промежуточной частоты, блок 12 стробировани , фазовый детектор 13, второй блок 10 формировани  сигнала ошибки, фазовращатель 14, аттенюатор 16 образуетс  замкнута  фазова  след ща  система. Указанна  след ща  система регулировани  производит захват фазы только после того, как след ща  система регулировани  амплитуды будет регулировать амплитуды эталонного сигнала, уравнива  ее с амплитудой исследуемого сигнала. Регулируемый сверхвысокочастотный фазовращатель 14 калибруетс  и информаци  о фазе исследуемого сигнала с помощью блока 17 кодировани  регистрируетс  на индикаторе 18, например блок 17 кодировани  может быть выполнен в виде аналого-цифрового преобразовател  и информаци  о фазе в этом случае представл етс  на индикаторе в цифровом виде. Технико-экономический эффект предложенного устройства дл  измерени  фазового сдвига отраженного сигнала заключаетс  в увеличении дальности действи  устройства , поскольку в качестве импульсного передатчика 1 может быть использован некогерентный передатчик, мощность которого в дес тки раз может быть больше по сравнению с мощностью когерентного передатчика, используемого в устройстве-прототипе, и в повышении точности измерени  фазового сдвига отраженного исследуемого сигнала, поскольку в предложенном устройстве устран етс  систематическа  ошибка измерени , обусловленна  фазовым сдвигом сигнала, вносимым сигналом гетеродина, и ошибка, обусловленна  расхождением частот эталонного и исследуемого сигналов.

.2

29

/s

I

Nk

J/

J2

L..

JO

Фиг.З

uz.liILAjji x XjvJjii

0TO T

П

0TO

дП

//////////////////м ////////////////

п

о 7-/7g,ii

у/////////////////ж/////// у/

J

U3-Uu

л ( П+VT

Го 7 ( П+2)Т П J i

зг п цг

Л

п- п

Claims (4)

1. УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ФАЗОВОГО СДВИГА ОТРАЖЕННОГО СИГНАЛА, содержащее соединенные последовательно импульсный передатчик, блок автоматической подстройки частоты, гетеродин и смеситель, вход которого соединен также с вторым входом блока автоматической подстроки частоты, антенну, антенный переключатель, первое плечо которого соединено с антенной, соединенные последовательно усилитель промежуточной частоты, амплитудный детектор и первый блок формирования сигнала ошибки, соединенные последовательно синхронизатор, вход которого соединен с вторым выходом импульсного передатчика, блок стробирования, второй вход которого соединен с выходом усилителя промежуточной частоты, фазовый детектор и второй блок формирования сигнала ошибки, вторые входы первого и второго блоков формирования сигнала ошибки соединены с вторым выходом импульсного передатчика, фазовращатель, соединенные последовательно блок кодирования и индикатор, выход первого блока формирования сигнала ошибки соединен с управляющим входом аттенюатора, а выход второго блока формирования сигнала ошибки соединен с управляющими входами блока кодирования и фазовращателя, отличающееся тем, что, с целью повышения точности и дальности действия, введены направленный ответвитель, первое и второе плечи которого соединены соответственно с третьим выходом импульсного передатчика и вторым плечом антенного переключателя, линия задержки, вход и выход которой соединены соответственно с третьим плечом направленного ответвителя и сигнальным входом фазовращателя, выход которого соединен с сигнальным входом аттенюатора, опорный генератор, первый и второй выходы которого соединены соответственно с третьим входом блока автоматической подстройки частоты и вторым входом фазового детектора, второй вход и выход сумматора соединены соответственно с третьим плечом антенного переключателя и вторым входом смесителя, выход которого соединен с входом усилителя промежуточной g частоты. ~

2. Устройство по π. 1, отличающееся тем, что блок формирования сигнала ошибки содержит первый и второй аналого-цифровые преобразователи, первые входы которых соединены между собой и являются первым входом блока формирования Сигнала ошибки, синхронизатор, вход которого является вторым входом £>лока формирования сигнала ошибки, а первый и второй выходы синхронизатора соединены соответственно с вторыми входами первого и второго аналогоцифровых преобразователей, блок вычитания, первый вход которого соединен с выходом первого аналого-цифрового преобразователя, а второй и третий входы соединены соответственно с первым и вторым выходами второго аналого-цифрового преобразователя соединенные последовательно цифроаналоговый преобразователь и формирователь управляющего сигнала, выход которого является выходом блока формирования сигнала ошибки, три входа цифроаналогового преобразователя соединены с соответствующими выходами блока вычитания.

3. Устройство по π. 1, отличающееся тем, что линия задержки содержит антенный пе-

SU „1167554 реключатель, первое и второе плечи которого являются соответственно входом и выходом линии задержки, антенну, соединенную с третьим плечом антенного переключателя, и эталонный отражатель.

4. Устройство по π. 1, отличающееся тем, что блок автоматической подстройки часто ты содержит соединенные последовательно смеситель ц частотный детектор, первый, второй входы смесителя, второй вход и выход частотного детектора являются соответственно первым, вторым, третьим входами и выходом блока автоматической подстройки частоты.