Изобретение относитс к вычислительной технике и может использовать с в качестве умножител частоты в устройствах внутришагового делени (интерпол торах) измерительных преобразователей перемещений. Цель изобретени - повьшение точности преобразовани . На фиг. 1 представлена структурна электрическа схема предлагаемого преобразовател ортогональных сигналов в треугольньй с удвоением частоты; на фиг. 2 - временные диаграммь, по сн ющие его работу. Преобразователь ортогональных сигналов в треугольньй с удвоением частоты содержит селектор 1 большего сигнала, селектор 2 меньшего сигнала сумматор 3, коммутатор 4, вычита-. тель 5. Устройство работает следующим образом. На входы селектора 1 большего сиг нала и селектора 2 меньшего сигнала поступают ортогональные сигналы (фиг. 2 а п S) На входы сумматора 3 также поступают сигналы, сдвинутые один относительно другого на 90 . Селектор 1 большего сигнала вьщел ет из обоих входных сигналов наибольший (вьщеленньш сигнал показан на фиг. 2, II ). Аналогично -сел-ектор 2 меньшего сигнала вьщел ет из обоих входных сигналов наименьший (выделенньм сигнал показан на фиг.2,111а) С выходов селекторов большего 1 и меньшего 2 сигналов выделенные сигналы поступарот соответственно на первый и второй сигнальные входы коммутатора 4, управл ющий вход кото рого соединен с выходом сумматора 3 Знак сигнала с выхода сумматора 3 определ ет включение одного или другого ключа 6 или 7 коммутатора 4. В течение части периода входных сигналов от О до Т и от до 217 сигнал на выходе сумматора 3 имеет положительный знак (фиг.2,1 г) и коммутатор 4 пропускает сигнал с выхода селектора 2 меньшего сигнала (фиг. 2, niS), которьй пбдключен к второму сигнальному входу коммутатора 4. При этом выход селектора 1 большего сигнала отключен и вместо него к сигнальному входу коммутатора подключена обща шина (т.е. на нем имеет место нулевой потенциал фиг. 2д15). В течение части периода входньк сигналов от 3/41 до 5/4iT сигнал на выходе сумматора 3 мен ет знак (становитс меньше нул ), оба ключа 6 и 7 коммутатора 4 срабатывают , тогда коммутатор 4 пропускает сигнал.с выхода селектора 1 большего сигнала (фиг. 2,112), так как теперь он подключен к сигнальному входу коммутатора 4. При этом выход селектора 2 меньшего сигнала отключен и вмест.о него к второму сигнальному входу коммутатора 4 подключена обща шина (т.е. на него подаетс нулевой потенциал - фиг. 2Д11В) . Оба напр жени с выходов коммутатора 4, показанныена фиг. 2,US и фиг. 2,IItS , подаютс на входы вычитател 5, где происходит вычитание этих сигналов. Сигнал после вычитани имеет треугольную форму, его частота в два раза вьшге входных сигналов. Сумматор 3 может быть вьтолнен на двух резисторах, селекторы большего 1 и меньшего 2 сигналов - на . Вследствие своей простоты преобразователь ортогональных сигналов в треугольный с удвоением частоты Надежен в работе. Частотный диапазон определ етс лишь быстродействием элементов , в. частности диодов, амплитудно-частотна характеристика линейна. Линейность выходного треугольного сигнала 2%. Выходной сигнал вл етс аналоговым, что позвол ет подключать другой такой же удвоитель на выход первого (необходимо при этом иметь еще один треугольный сигнал, сдвинутый на 90). Предлагаемый преобразователь ортогональных сигналов в треугольньй с удвоением частоты работоспособен как с гармоническими,;так и с треугольными входными сигналами. Последовательное нарапрвание преобразователей ортогональных сигналов в треугольньй с удврением частоты позвол ет получить коэффициент умножени , равный 2, где п - число последовательных каскадов.The invention relates to computing and can be used with as a frequency multiplier in intra-division devices (interpolators) displacement transducers. The purpose of the invention is to increase the conversion accuracy. FIG. Figure 1 shows the structural electrical circuit of the proposed converter of orthogonal signals into a triangle with frequency doubling; in fig. 2 - time diagrams for his work. The converter of orthogonal signals into a triangle with frequency doubling contains a selector 1 of a larger signal, a selector 2 of a smaller signal, an adder 3, a switch 4, subtract-. Tel 5. The device operates as follows. The inputs of the selector 1 of the larger signal and the selector 2 of the smaller signal receive orthogonal signals (Fig. 2 a and n S). The inputs of the adder 3 also receive signals that are shifted one relative to the other by 90. The selector 1 of the larger signal among the two input signals is the largest (the overall signal is shown in Fig. 2, II). Similarly, the selector-2 signal of a smaller signal is the smallest of both input signals (the highlighted signal is shown in Fig. 2.111a). From the outputs of selectors larger than 1 and the smaller 2 signals, the dedicated signals are received for the first and second signal inputs of switch 4, the control input which is connected to the output of the adder 3, the sign of the signal from the output of the adder 3 determines the activation of one or the other key 6 or 7 of the switch 4. During part of the period of input signals from O to T and from to 217, the signal at the output of the adder 3 has sign (Fig.2.1 g) and the switch 4 passes the signal from the output of the selector 2 of the smaller signal (Fig. 2, niS), which is connected to the second signal input of the switch 4. At the same time, the output of the selector 1 of the larger signal is disabled and instead to the signal A common bus is connected to the switch input (i.e., it has a zero potential in Fig. 2d15). During part of the input signal period from 3/41 to 5 / 4iT, the signal at the output of the adder 3 changes sign (becomes less than zero), both keys 6 and 7 of switch 4 operate, then switch 4 passes the signal from selector 1 output of a larger signal ( Fig. 2.112), since it is now connected to the signal input of switch 4. At the same time, the output of the smaller signal selector 2 is turned off and a common bus is connected to the second signal input of switch 4 (i.e., a zero potential is applied to it) 2D11V). Both voltages from the outputs of the switch 4, shown in FIG. 2, US and FIG. 2, IItS, are fed to the inputs of the subtractor 5, where these signals are subtracted. The signal after subtraction has a triangular shape, its frequency is twice as high as the input signals. The adder 3 can be performed on two resistors, the selectors larger than 1 and less than 2 signals - on. Due to its simplicity, the orthogonal to triangular signal converter with frequency doubling Reliable in operation. The frequency range is determined only by the speed of the elements, c. particular diodes, the amplitude-frequency response is linear. The linearity of the output triangular signal 2%. The output signal is analog, which allows you to connect another such doubler to the output of the first (you also need to have another triangular signal shifted by 90). The proposed converter of orthogonal signals into a triangle with frequency doubling is operable both with harmonic, and with triangular input signals. Sequential scaling of orthogonal-to-triangular signal transducers with frequency detection yields a multiplication factor of 2, where n is the number of consecutive stages.