SU1030813A1 - Electric signal multiplier - Google Patents
Electric signal multiplier Download PDFInfo
- Publication number
- SU1030813A1 SU1030813A1 SU823429259A SU3429259A SU1030813A1 SU 1030813 A1 SU1030813 A1 SU 1030813A1 SU 823429259 A SU823429259 A SU 823429259A SU 3429259 A SU3429259 A SU 3429259A SU 1030813 A1 SU1030813 A1 SU 1030813A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- multiplier
- control unit
- inverter
- Prior art date
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
УМНОЖИТЕЛЬ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ, соцержаший беэынерционньй блок умножени , первый информационный вхоа которого вл етс первым вхоцом умножител , фазочувствительный выпр митель, поцсоециненный управл ющим входом к первому выходу блока управлени , инвертор, фильтр нижних час тот, выход которого вл етс выходом умножител , и первый переключатель, подключенный управл ющим входом к второму выходу блока управлени , отличающийс тем, что, с целью повыщени быстродействи умножител , он содержит второй переключатель, подсоединенный управл ющим входом к третьему выходу блока управлени , и сумматор, выход которого подключен к второму входу безынерииОнного блока умножени , а два входа через инвертор и непосредственно соединены соответ - ственно с первыми выводами первого и второго переключателей, подключенными . вторыми выводами к шине нулевого по (О тенциала, третий вывод первого переключател соединен третьим выводом второго переключател и вл етс вторым входом умножител , вход фазочувствительного выпр мител подключен к выходу безынерционного блока умножени , а его выход соединен с входом фильтра нижних частот. 00 о 00 соELECTRIC SIGNAL MULTIPLACE, sociological no-energy multiplication unit, the first information input of which is the first instance of the multiplier, phase-sensitive rectifier, associated with the control input to the first output of the control unit, the inverter, the lower part of the control unit, the inverter, the lower part of the control unit, the inverter, the lower part of the control unit, the inverter, the lower part of the control unit, the inverter, the lower part of the control unit, the inverter, the lower part of the control unit, the inverter, the lower part of the control unit; , connected by a control input to the second output of the control unit, characterized in that, in order to increase the speed of the multiplier, it comprises a second switch, connected control input to the third output of the control unit, and an adder, the output of which is connected to the second input of the powerless multiplier unit, and the two inputs through the inverter are directly connected respectively to the first terminals of the first and second switches connected. the second terminals to the zero-volt bus (O potential, the third output of the first switch is connected to the third output of the second switch and is the second input of the multiplier, the phase-sensitive rectifier input is connected to the output of the multiplier-free multiplier, and its output is connected to the low-pass filter input. 00 o 00 with
Description
Изобре- ние относитс к аналоговой вычислительной технике и может быть использовано в различньрс измерительньк устройствах и системах автоматического управлени цл перемножени двух величин5 заданных в виде электрических сигналов , например, при определении их интегральных характеристик (среднеквацратических значений, активной мощности, коррел ционной функции).The invention relates to analog computing and can be used in various measuring devices and automatic control systems for multiplying two quantities 5 defined as electrical signals, for example, in determining their integral characteristics (rms, active power, correlation function).
Известен умножитель, содержащий сумматор , квадратор, два инвертора с переключател ми на выходах, блоки усреднени и управлени Cll .A multiplier is known, which contains an adder, a quad, two inverters with switches on the outputs, averaging and control blocks Cll.
Однако это устройство обладает недостаточным быстродействием умножител , ограниченным инерционностью квадратора, котора необходима дл подавлени пульсаций при переменных вход- Hbtx сигналах.However, this device has an insufficient multiplier speed, limited by the inertia of the quad, which is necessary to suppress ripple with variable input-Hbtx signals.
Наиболее близким техническим решением к изобретению вл етс умножитель электрических сигналов, содержащий две входные шины сомножителей, перва из которых соединена с первым входом безынерционного умножител , инвертор, первый переключатель, фазочувствитель- ный выпр митель, блок усреднени , выход которого вл етс выходной щиной устройства , шину нулевого потенциала, блок управлени , первый выход которого соединен с управл ющим входом фазочув- :зтвительного вьшр мител , а его второй выход - с управл ющим входом первого переключател 2 .The closest technical solution to the invention is an electrical signal multiplier comprising two input bus multipliers, the first of which is connected to the first input of a speedless multiplier, an inverter, a first switch, a phase-sensitive rectifier, an averaging unit whose output is the output of the device, zero potential bus, control unit, the first output of which is connected to the control input of the phase-sensing: positive sensor, and its second output - to the control input of the first switch 2
Недостатком известного устройства бл етс -низкое быстродействие умножени , обусловленное инертхионностью фильтра , необходимого ап подавлени на выходе фазочувствительного выпр мител пульсаций от коммутацисжного инвертировани одного из сомножителей с частотой , значительно более низкой, чем его нижн гранична частота. Уменьшение частоты коммутации необходимо дл удовлетворени противоречившее требований к инерционности другого фильтра, который должен не только подавл ть пульсации с частотами вьш1е нижних граничных частот сомножителей, но и пропускать переменный сигнал с частотой коммутационного инвертировани .A disadvantage of the known device is the low multiplication speed due to the inertia of the filter, the necessary suppression of the phase-sensitive pulsation rectifier from the switching inversion of one of the factors at a frequency significantly lower than its lower cutoff frequency. A reduction in the switching frequency is necessary to meet the contradictory inertia requirements of another filter, which must not only suppress ripples with frequencies above the lower boundary frequencies of the factors, but also pass a variable signal with a frequency of switching inversion.
Цель изобретени - повьш1ение быстродействи множител .The purpose of the invention is to increase the speed of the multiplier.
Поставленна цель достигаетс тем, что умножитель электрических сигналов, содержащий безынерционный блок умножени , первый информационный вход ко-The goal is achieved by the fact that the multiplier of electrical signals containing the inertia-free multiplication unit, the first information input
торого вл етс первым входом умножитэл , фазочувствительный выпр митель, подсоединенный управл ющим входом к первому выходу блока управлени , инвертор , фильтр нижних частот, выход которого вл етс выходом умножител , и первый переключатель, подключенный управл ющим входом к второму выходу блока управлени , содержит второй переключатель , подсоединенный управл ющим входом к третьему выходу блока управлени , и сумматор, выход которого подключен к второму входу безынерционного бпока умножени , а два входа через инвертор и непосредственно соединены соответственно с первыми вьшодами первого и второго переключателей, подключенными вторыми выводами к щине нулевого потенциала , третий вывод первого переключател соединен с третьим вьшодом второго переключател и вторым входом 5Множител , вход фазочувствительного выпр мител подключен к выходу безь1не{ ционногр блока умножени , а его выход соединен с входом фильтра нижних частотThe second is the first multiplier input, the phase-sensitive rectifier connected by the control input to the first output of the control unit, the inverter, the low-pass filter whose output is the output of the multiplier, and the first switch connected by the control input to the second output of the control unit contains the second a switch connected by a control input to the third output of the control unit, and an adder, the output of which is connected to the second input of the instantaneous multiplier, and two inputs through the inverter and directly connected to the first outputs of the first and second switches, connected to the zero potential terminal by the second outputs; the third output of the first switch connected to the third output of the second switch and the second input of the Multiplier; the phase-sensitive rectifier input connected to the output of the non multiplier multiplier, and its output connected to the lowpass filter input
На фиг. 1 представлена функциональна схема умножител электрических сиг налов; на фиг. 2 - функциональна схема (шока управлени .FIG. 1 shows the functional circuit of the multiplier of electrical signals; in fig. 2 - functional diagram (control shock.
Включение фазочувствительного выпр мител между выходом безынерционного (элока умножени и входом фильтра нижних частот позвол ет исключить необходимость пропускани через фильтр нижн частот переменного сигнала, пропорционального произведению сомножителей с частотой, равной частоте коммутационно- го инвертировани .The inclusion of a phase-sensitive rectifier between the output of the instantaneous (multiplication unit and the input of the low-pass filter) eliminates the need to pass through the low-pass filter an alternating signal proportional to the product of the factors with a frequency equal to the switching inversion frequency.
Поочередное подключение инверсных и неинверсных значений сомножител с помощью сумматора, инвертора, первого и второго переключателей к входу безынерционного блока умножени позвол ет сделать смещение на его входе независимым от коммутационного инвертировани и тем самым исключить составл ющую погрешности, сильно снижающую точность умножител . Эта составл юща . .погрешности может возникать от изменени смещени на входе безынерционного бпока умножени при коммутировании резко возрастать с приближением частоты коммутации к нижней граничной частоте сомножител .из-за усилени коррел ционной св зи между этими сигналами.The alternate connection of inverse and non-inverse multiplier values using an adder, an inverter, the first and second switches to the input of a multiplication-free multiplication unit makes the input bias independent of switching inversion and thereby eliminating the component of the error that greatly reduces the accuracy of the multiplier. This component is. Inaccuracies may arise from a change in the bias at the input of the inertialess multiplication circuit during switching and increase sharply as the switching frequency approaches the lower boundary frequency of the multiplier due to the amplification of the correlation coupling between these signals.
Таким образом, исключение переменных сигналов с частотами коммутации на входах фильтра нижних частот и безынерционного блока умножени - позвол ет уве личить частоту коммутационного инвертй ровани до нижней граничной частоты сЪ множителей и тем самым существенно повысить быстродействие умножител . Умножитель (фиг. 1) содержит входы 1 и 2 дл сомножителей X, и i соо-ьветственно , сумматор 3, инверторы 4 и 5, переключатели 6, 7, 8, беэьшерционный блок умножени 9, блок управлени 10, фильтр нижних частот 11, шину нулевого потенциала 12, фаэочувствительный выпр митель 13, включак щий в себ инвертор 5,и переключатель 8, и выход 14. Блок управлени (фиг. 2) имеет выхо ды 15 - 17 и содержит мультивибратор 18, выход которого соединен со счетных входом триггера 19. Первый выход триггера 19 соединен с выходами 15 и 16 блока управлени , а второй фазоинверсный выход триггера 19 - с выходом 17. Вход 2 сомножител У соединен с первым входом безьшерционного блока умножени 9, между выходом которого и входом фильтра нижних частот 11 включен фазочувствительный выпр митель 13 Входом фазочувствительного выпр мител 13 вл етс вход инвертора 5, который в свою очередь соединен с первым ВЫВОДОМ переключател 8, второй вывод которого соединен с выходом инвертора 5. Третий вывод переключател 8 вл етс выходом фазочувствительного выпр к1ител 13. Выход сумматора 3 подключен к второму входу безынерционного блока, умножени 9. С первым входом сумматора.3 соединен через инвертор 4 первый вывод переключател 7 ас вторым его входом - первый вывод переключател 6. Шина нулевого потен-- циала 12 соединена с вторыми выводами а вход 1 сомножител - с третьими выводами первого 7 и второго 6 перекл чателей. Первый выход 15 блока управлени 1 соединен с управл ющим входом фазочувствительного выпр мител 13, а име но с управл юшим входом переключател 8. Второй 16 и третий 17 выходы блока управлени 1О соединены с -управ л юшими входами переключателей 7 и 6 соответственно. Фильтр нижних частот 1 используетс в качестве блока усреднени и его выход вл етс выходом 14 умножител . С выхода 14 умножител снимаетс посто нный по уровню сигнал пропорциональный произведению сомно- 1 13.4 ителей ХУ«В качестве безьшерционного лока умножени 9 может быть испольовано , например, чв.тырехквадрантное ножительное устройство на управл емых роводимост х. Цикл работы умножител состоит из двух тактов. В первом такте его работы с блока правлени 1О на управл ющие входы переключателей 6 - 8 подаютс такие игналы управ юни , при которых переключатели 6-8 наход тс в положени х , указанных на, фиг. 1. На входе ф1шьтра нижних частот 11 имеем сигнал , определ емый выражением z4K() к JKзX -KpUз: u д где Ко коэффициент передачи сумматора 3} (j - смешение на выходе сумматоК - коэффициент умножени безьшерционного блока умножени 9; У - смешение на выходе безьшерайонного блока умножени 9. Во втором такте работы умножител блок управлени 10 переводит переключа- тели 6 - 8 в положени , противоположные указанным на фиг. 1. В этом случае на входе фильтра нижних частот 11 имеем сигнал )i:K(-X)4U.V-U9 . 2.; По вление знака минус перед слагаемыми обусловлено прохождением сигналов через инверто( 4 и 5. Если период переключени переключателей 6-8 намного меньше, чем посто нна времени фильтра нижних частот 11, на выходе 14 i bVz т J n где k - коэффициент передачи фильтра нижних частот 11; Т - врем усреднени . После подстановки выражений (1) и (2) в выражение (3) и проведени необходимых преобразований получим, что Z--tC KgK-ij at-C),Thus, the exclusion of variable signals with switching frequencies at the inputs of the low-pass filter and the instantaneous multiplication unit makes it possible to increase the switching inversion frequency to the lower limit frequency cf of the multipliers and thereby significantly increase the speed of the multiplier. The multiplier (Fig. 1) contains inputs 1 and 2 for the factors X, and i respectively, adder 3, inverters 4 and 5, switches 6, 7, 8, the multiplier 9, the control unit 10, the low-pass filter 11, a zero potential bus 12, a phaeo-sensitive rectifier 13, which includes an inverter 5, and a switch 8, and an output 14. The control unit (Fig. 2) has outputs 15-17 and contains a multivibrator 18, the output of which is connected to the counting trigger input 19. The first output of the trigger 19 is connected to the outputs 15 and 16 of the control unit, and the second phase-inverted output is triggered. Era 19 - with output 17. Input 2 of the multiplier V is connected to the first input of the multiplier-free multiplication unit 9, between the output of which and the input of the low-pass filter 11 the phase-sensitive rectifier 13 is connected The input of the phase-sensitive rectifier 13 is the input of the inverter 5, which in turn is connected with the first OUTPUT switch 8, the second output of which is connected to the output of the inverter 5. The third output of the switch 8 is the output of the phase-sensitive rectifier 13. The output of the adder 3 is connected to the second input of the instantaneous unit, cleverly and 9. With the first input of the adder. 3, the first output of the switch 7 is connected via the inverter 4 to its second input — the first output of the switch 6. The zero potential bus 12 is connected to the second terminals and input 1 of the multiplier is connected to the third terminals of the first 7 and second 6 switches The first output 15 of the control unit 1 is connected to the control input of the phase-sensitive rectifier 13, and then to the control input of switch 8. The second 16 and third 17 outputs of the control unit 1O are connected to the control inputs of switches 7 and 6, respectively. A low pass filter 1 is used as an averaging unit, and its output is output 14 of a multiplier. From output 14 of the multiplier, a constant signal is removed proportional to the product of the somno- 1 13.4 of the XY cells. As a speedless multiplication point 9, for example, a three-quadrant quad device on controlled conductors can be used. The cycle of the multiplier consists of two cycles. In the first cycle of its operation, from the control unit 1O to the control inputs of the switches 6-8, such control signals are supplied, at which the switches 6-8 are located in the positions indicated in fig. 1. At the input of the 11st low frequency 11, we have a signal defined by the expression z4K () to JK3X -KpU3: u d where K is the transfer coefficient of the adder 3} In the second cycle of operation of the multiplier, the control unit 10 switches the switches 6 to 8 to the positions opposite to those shown in Fig. 1. In this case, at the input of the low-pass filter 11 we have the signal) i: K (-X) 4U.V-U9. 2 .; The appearance of the minus sign before the terms is due to the passage of signals through the inverto (4 and 5. If the switching period of switches 6-8 is much shorter than the time constant of the low-pass filter 11, the output 14 i bVz t J n where k is the transfer coefficient of the lower filter frequencies 11; T - averaging time. After substituting expressions (1) and (2) into expression (3) and carrying out the necessary transformations, we obtain that Z - tC KgK-ij at-C),
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823429259A SU1030813A1 (en) | 1982-04-23 | 1982-04-23 | Electric signal multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823429259A SU1030813A1 (en) | 1982-04-23 | 1982-04-23 | Electric signal multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1030813A1 true SU1030813A1 (en) | 1983-07-23 |
Family
ID=21008768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823429259A SU1030813A1 (en) | 1982-04-23 | 1982-04-23 | Electric signal multiplier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1030813A1 (en) |
-
1982
- 1982-04-23 SU SU823429259A patent/SU1030813A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свиаетельство СССР № 583447, кл. GO6 G 7/16, 1976. 2. Скрипник Ю. А. Метоцы преобразовани и выделени измерительной инфо мации из гармонических сигналов. Киев, Цаукова думка, 1971, с. 66, рис. 166 (прототип), * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3536904A (en) | Four-quadrant pulse width multiplier | |
US5081413A (en) | Method and apparatus for measuring AC power | |
SU1030813A1 (en) | Electric signal multiplier | |
SU1166265A1 (en) | Converter of orthogonal signals to triangular signal with frequency doubling | |
JPS5811010B2 (en) | Electromagnetic flowmeter using fluid noise | |
SU1622887A2 (en) | Multiplier of electric signals | |
KR880003917Y1 (en) | Multiplying circuit with continous real multiple number | |
SU1265801A1 (en) | Device for multiplying together electric signals | |
SU1746525A1 (en) | Frequency-to-voltage converter | |
JP2823423B2 (en) | Measuring device of DC current by asymmetric component in AC current | |
SU1167518A1 (en) | Device for measuring active and reactive powers of harmonics in electric circuit | |
SU705464A1 (en) | Device for detecting modulus of alternating signal | |
RU2053554C1 (en) | Multifunctional trigonometric function generator | |
SU1056208A1 (en) | Pulse-width function generator | |
SU1081642A1 (en) | Device for multiplying low-frequency signals | |
SU1120358A1 (en) | Calculating device | |
RU2159939C1 (en) | Filter for voltage of reverse sequence | |
SU661377A1 (en) | Measuring convereter | |
SU1254583A1 (en) | Device for functional encoding of pulse-width signals | |
SU1070573A1 (en) | Parabolic interpolator | |
SU1718238A1 (en) | Electric pulsed signal duration summing unit | |
SU1522114A1 (en) | Converter of effective value of voltage | |
SU1019625A1 (en) | Voltage/time interval converter | |
SU1615754A1 (en) | Square voltage to frequency converter | |
SU706949A1 (en) | Device for majority smoothing of signal |