KR880003917Y1 - Multiplying circuit with continous real multiple number - Google Patents

Multiplying circuit with continous real multiple number Download PDF

Info

Publication number
KR880003917Y1
KR880003917Y1 KR2019850018125U KR850018125U KR880003917Y1 KR 880003917 Y1 KR880003917 Y1 KR 880003917Y1 KR 2019850018125 U KR2019850018125 U KR 2019850018125U KR 850018125 U KR850018125 U KR 850018125U KR 880003917 Y1 KR880003917 Y1 KR 880003917Y1
Authority
KR
South Korea
Prior art keywords
gate
terminal
operational amplifier
switch
capacitor
Prior art date
Application number
KR2019850018125U
Other languages
Korean (ko)
Other versions
KR870011457U (en
Inventor
양해용
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019850018125U priority Critical patent/KR880003917Y1/en
Publication of KR870011457U publication Critical patent/KR870011457U/en
Application granted granted Critical
Publication of KR880003917Y1 publication Critical patent/KR880003917Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed

Abstract

내용 없음.No content.

Description

연속적인 실수배수를 갖는 체배기회로Multiplier circuit with continuous real multiples

제1도는 종래의 PLL방식을 이용한 체배기회로 블록도.1 is a block diagram of a multiplier circuit using a conventional PLL method.

제2도는 본 고안의 연속적인 실수 배수를 갖는 체배기회로도.2 is a multiplier circuit diagram having a continuous real multiple of the present invention.

제3도는 제2도의 각부 출력 파형도.3 is an output waveform diagram of each part of FIG. 2;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

I1: 인버터 ExOR1, ExOR2: 익스클루시브오아게이트I 1 : Inverter ExOR 1 , ExOR 2 : Exclusive Oagate

AND1: 앤드게이트 NOR1: 노아게이트AND 1 : ANDGATE NOR 1 : NOAGATE

OP1-OP4: 연산증폭기 FF1: 플립플롭OP 1 -OP 4 : Operational Amplifier FF 1 : Flip-Flop

R1-R5: 저항 C1-C5: 콘덴서R 1 -R 5 : Resistor C 1 -C 5 : Capacitor

본 고안은 비디오 카세트 레코오더의 캡스턴 모우터에서 발생되는 주파수신호를 체배하여 궤환시킴으로써 슬로우모드시에 연속적으로 슬로우 속도를 가변시킬 수 있도록 한 연속적인 실수배스를 갖는 체배기회로에 관한 것이다.The present invention relates to a multiplier circuit having a continuous real bath so that the slow speed can be continuously changed in a slow mode by multiplying and feeding back a frequency signal generated in a capstan motor of a video cassette recorder.

비디오 카세트 레코오더등에 사용되는 PLL방식의 체배기회로는 제1도에 도시한 바와 같이, 카운터(1) 및 위상검출기(2), 콘트롤러(3) 트랙킹오실레이터(4), 카운터(5)로 구성되어 있으나, 이 종래의 체배기회로에 있어서는 출력(Out)=입력(In)으로 되어 유리배수의 체배만 가능하게 되는 결점이 있었다.The multiplier circuit of the PLL method used for a video cassette recorder or the like is composed of a counter 1, a phase detector 2, a controller 3, a tracking oscillator 4, and a counter 5, as shown in FIG. However, in this conventional multiplier circuit, the output (Out) = There was a drawback that only the multiplication of the glass drainage was possible due to the input (In).

본 고안은 이러한 점을 감안하여, 입력펄스파형의 반주기에 비례하는 전압을 감지하고, 이 전압을 연속적으로 가변시키면서 이 가변전압에 비례하는 주기를 갖는 펄스파형이 출력되어 연속적인 실수배수를 갖게 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.In view of this, the present invention senses a voltage proportional to the half period of the input pulse waveform, and continuously changes the voltage and outputs a pulse waveform having a period proportional to this variable voltage to have a continuous real multiple. If it is described in detail by the accompanying drawings as follows.

제2도에 도시한 바와 같이, 캡스턴 모우터의 펄스파형 출력단자(U)를 노아게이트(NOR1)의 일측입력단자에 접속함과 아울러 인버터(I1)를 통해 익스클루시브오아게이트(ExOR1)및 앤드게이트(AND1)의 일측입력단자에 공통접속하고, 인버터(I1) 출력단자를 저항(R1)을 통해 콘덴서(C1) 및 익스클루시브오아게이트(ExOR1)의 타측입력단자에 접속한 후 그의 출력단자를 상기 앤드게이트 (AND1)의 타측입력단자에 접속하고, 이 앤드게이트(AND1)의 출력단자를 스위치(SW1)의 제어단자에 접속한 후 그 스위치(SW1)를 콘덴서(C2)와, 콘덴서(C3) 및 연산증폭기 (OP1)의 비반전입력단자 사이에 접속하고, 상기 앤드게이트(AND1)의 출력단자를 노아게이트(NOR1)의 타측입력단자에 접속하여 그의 출력단자를 스위치(SW2)의 제어단자에 접속한 후 그 스위치(SW2)를 상기 콘덴서(C2) 및 스위치(SW1)의 접속점에 접속한다.As shown in FIG. 2, the pulse waveform output terminal U of the capstan motor is connected to the one input terminal of the NOR gate NOR 1 , and an exclusive OEx gate is connected through the inverter I 1 . 1) and the end connected in common to one input terminal of the gate (aND 1) and the other side of the inverter (I 1) capacitors to an output terminal via a resistor (R 1) (C 1) and the exclusive Iowa gate (ExOR 1) after connected to the input terminal connected to its output terminal to the other input terminal of the aND gate (aND 1), and then connects the output terminal of the aND gate (aND 1) to the control terminal of the switch (SW 1) the switch (SW 1 ) is connected between the condenser (C 2 ) and the non-inverting input terminal of the condenser (C 3 ) and the operational amplifier (OP 1 ), and the output terminal of the AND gate (AND 1 ) is noar gate (NOR 1). ) connected to the other input terminal of the switch (SW 2) and then connected to its output terminal to the control terminal of the switch (SW 2) It is connected to the connection point of the capacitor group (C 2) and a switch (SW 1).

한편, 상기 연산증폭기(OP1)의 출력단자를 저항(R2) 및 연산증폭기(OP2), 저항(R3), 연산증폭기(OP3), 연산증폭기(OP4), 저항(R5)을 통해 콘덴서(C5) 및 익스클루시브오아게이트(ExOR2)의 일측입력단자에 접속하여, 그의 출력단자를 플립플롭(FF1)의 입력단자(T) 및 스위치(SW3)의 제어단자에 공통접속한 후 그 스위치(SW3)를 콘덴서(C4) 및 상기 연산증폭기(OP4)의 비반전입력단자에 접속하여 구성한 것으로, 이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.On the other hand, the output terminal of the operational amplifier (OP 1 ) resistor (R 2 ) and operational amplifier (OP 2 ), resistor (R 3 ), operational amplifier (OP 3 ), operational amplifier (OP 4 ), resistor (R 5) Is connected to one input terminal of the condenser C 5 and the exclusive oar gate ExOR 2 , and the output terminal thereof is controlled by the input terminal T and the switch SW 3 of the flip-flop FF 1 . The switch SW 3 is connected to the terminal, and the switch SW 3 is connected to the non-inverting input terminal of the condenser C 4 and the operational amplifier OP 4 . Same as

캡스턴 모우터의 펄스파형 출력단자(U)에 제3(a)도에 도시한 바와 같은 구형파신호가 출력되면, 이 구형파신호는 인버터(I1)에서 반전된 후 익스클루시브오아게이트(ExOR1) 및 앤드게이트(AND1)의 일측입력단자에 인가됨과 동시에 저항(R1)을 통해 콘덴서(C1)에 충전되면서 익스클루시브오아게이트(ExOR1)의 타측입력단자에 인가되므로 익스클루시브오아게이트(ExOR1)의 출력단자에는 제3(b)도에 도시한 바와 같은 펄스신호가 출력되어 앤드게이트(AND1)의 타측입력단자에 인가되고, 이에따라 앤드게이트(AND1)의 출력단자에는 제3(c)도에 도시한 바와 같은 파형신호가 출력되어 스위치(SW1)의 제어단자 및 노아게이트(NOR1)의 타측입력단자에 인가되므로, 노아게이트(NOR1)의 타측입력단자에 인가되므로, 노아게이트(NOR1)의 출력단자에는 제3(d)도에 도시한 바와 같은 파형신호가 출력되어 스위치(SW2)가 제어단자에 인가되고, 콘덴서(C2)에는 제3(e)도에 도시한 바와 같은 파형의 전압이 충전되다.When a square wave signal as shown in FIG. 3 (a) is output to the pulse waveform output terminal U of the capstan motor, the square wave signal is inverted in the inverter I 1 and then an exclusive oar gate (ExOR 1). ) And one side of the AND gate (AND 1 ) and at the same time is charged to the capacitor (C 1 ) through the resistor (R 1 ) while being applied to the other input terminal of the exclusive oar gate (ExOR 1 ) Iowa gate output terminal of the (ExOR 1) output terminal of claim 3 (b) a pulse signal is output is applied to the other input terminal of the aND gate (aND 1), yiettara aND gate (aND 1) as shown in Fig of in claim 3 (c) is also a so described is the same waveform signal, the output is applied to the other input terminal of the control terminal, and a NOR gate (NOR 1) of the switch (SW 1), the other input terminal of the NOR gate (NOR 1) as shown in therefore it applied to the output terminal of claim 3 (d) of the nOR gate (nOR 1) nor the Is a waveform signal is outputted as described is applied to the switch (SW 2) a control terminal, a capacitor (C 2), the voltage of the waveform as shown in Fig claim 3 (e) be charged.

즉, 노아게이트(NOR1)의 출력단자에서 저전위신호가 출력된 상태에서 스위치(SW2)가 오프되므로 전류소오스(I)를 통항 전류가 콘덴서(C2)에 충전되어 서서히 증가되고, 노아게이트(NOR1)의 출력단자에서 고전위신호가 출력된 상태에서는 스위치(SW2)가 온되므로 콘덴서(C2)의 충전전압은 순간적으로 저전위 상태로 된다.That is, since the switch SW 2 is turned off while the low potential signal is output from the output terminal of the NOA gate NOR 1 , the current passing through the current source I is charged to the capacitor C 2 and gradually increases. Since the switch SW 2 is turned on in the state in which the high potential signal is output from the output terminal of the gate NOR 1 , the charging voltage of the capacitor C 2 is instantaneously low.

또한, 앤드게이트(AND1)의 출력단자에서 고전위의 펄스신호가 출력될때만 스위치 (SW1)가 온되므로 콘덴서 (C3)의 충전전압은 제3(f)도에 도시한 바와 같이 계단식으로 증가하여 연산증폭기(OP1)의 비반전입력단자에 인가되고, 이에따라 연산증폭기(OP1)의 출력단자에는 그의 비반전입력단자에 입력되는 파형에 비례한 신호가 출력되고, 이파형신호는 저항(R2)및 연산증폭기(OP2), 저항(R3), 연산증폭기(OP3)를 통하게 되므로, 그 연산증폭기(OP3)의 출력단자에는 제3(g)도에 도시한 바와 같은 퍄형신호가 출력되며, 이때 가변저항(VR1)의 값을 가변시킴으로써 연산증폭기(OP3)에서 출력되는 신호의 전압의 크기를 설정할 수 있게된다.In addition, since the switch SW 1 is turned on only when a high potential pulse signal is output from the output terminal of the AND gate AND 1 , the charging voltage of the capacitor C 3 is cascaded as shown in FIG. 3 (f). to increase is applied to the noninverting input terminal of the operational amplifier (OP 1), yiettara output terminal of the operational amplifier (OP 1), and outputs a signal proportional to a waveform input to its non-inverting input terminal, the waveform signal is resistance (R 2) and an operational amplifier (OP 2), resistance (R 3), since the run through an operational amplifier (OP 3), the output terminal of the operational amplifier (OP 3) in the 3 (g) shown in Fig. The same X-type signal is output, and at this time, by varying the value of the variable resistor VR 1 , it is possible to set the magnitude of the voltage of the signal output from the operational amplifier OP 3 .

이와 같이 연산증폭기(OP3)의 출력단자에서 출력된 신호는 연산증폭기(OP4)의 반전입력단자에 인가되고, 이때 스위치(SW3)가 오프되었다고 가정하면 전류소오스(I)를통한 전류는 콘덴서(C4)에 서서히 충전되면서 연산증폭기(OP4)의 비반전입력단자에 인가되므로 그의 비반전입력단자에 인가되는 충전전압값이 그의 반전입력단자에 인가되는 신호의 전압값보다 크게될때 그의 출력측에 고전위신호가 출력되고, 이 고전위신호는 저항(R5)을 통해 콘덴서(C5)에 충전되면서 익스클루시브오아게이트(ExOR2)의 일측입력단자에 인가되므로 그의 출력단자에는 고전위신호가 출력되어 스위치(SW3)를 온시키게 되고, 이에따라 콘덴서(C4)의 충전전압은 순간적으로 저전위 상태로 된다. 따라서, 연산증폭기(OP4)의 비반전입력단자에 인가되는 콘덴서(C4)의 충전전압파형은 제3(h)도에 도시한 바와 같이 되고 익스클루시브오아게이트(ExOR2)의 출력단자에는 제3(i)도에 도시한 바와 같이 임펄스신호가 출력되어 플립플롭(FF1)의 입력단자에 인가되므로, 임펄스신호가 인가될때마다 그의 출력단자(Q)의 신호는 반전되어 제3(j)도에 도시한 바와 같이 되다. 즉, 플립플롭(FF1)의 출력단자에 출력되는 신호는 펄스파형출력단자(U)에서 출력되는 신호의 실수배인 2배가 된다.Thus, the signal output from the output terminal of the operational amplifier (OP 3) is applied to the inverting input terminal of the operational amplifier (OP 4), wherein the switch (SW 3) is assuming that the off current through the current source (I) is When the charging voltage value applied to the non-inverting input terminal of the operational amplifier OP 4 while being gradually charged in the capacitor (C 4 ) becomes larger than the voltage value of the signal applied to the inverting input terminal thereof, The high potential signal is output to the output side, and this high potential signal is applied to one input terminal of the exclusive orifice (ExOR 2 ) while being charged to the capacitor (C 5 ) through the resistor (R 5 ). The above signal is output to turn on the switch SW 3 , and accordingly, the charging voltage of the capacitor C 4 is momentarily set to the low potential state. Therefore, the charging voltage waveform of the capacitor C 4 applied to the non-inverting input terminal of the operational amplifier OP 4 is as shown in FIG. 3 (h), and the output terminal of the exclusive orifice ExOR 2 is shown. Since the impulse signal is output and applied to the input terminal of the flip-flop FF 1 as shown in FIG. 3 (i), the signal of its output terminal Q is inverted whenever the impulse signal is applied. j) as shown in FIG. That is, the signal output to the output terminal of the flip-flop FF 1 is twice the real number of the signal output from the pulse waveform output terminal (U).

이상에서와 같이 본 고안은 캡스턴 모우터에서 발생되는 펄스파형신호를 실수배로 채배시켜 연속적으로 출력시키게 되므로 슬로우 모드시에 연속적으로 슬로우 속도를 가변시킬 수 있게되는 이점이 있다.As described above, the present invention has the advantage that the slow speed can be continuously changed in the slow mode because the pulse waveform signal generated by the capstan motor is multiplied by a real number and outputs continuously.

Claims (1)

캡스턴 모우터의 펄스파형출력단자(U)를 노아게이트(NOR1)의 일측입력단자에 접속함과 아울러 인버터(I1)및 저항(R1), 콘덴서(C1), 익스클루시브오아게이트(ExOR1), 앤드게이트(AND1)를 통해 상기 노아게이트(NOR1)의 타측입력단자에 접속하여, 상기 앤드게이트(AND1)의 출력단자는 콘덴서(C2)와, 콘덴서 (C3) 및 연산증폭기 (OP1)의 비반전입력단자 사이에 접속된 스위치(SW1)의 제어단자에 접속하고, 상기 노아게이트(NOR1)의 출력단자는 상기 콘덴서(C2) 및 스위치(SW1)의 접속점에 접속된 스위치(SW2)의 제어단자에 접속하며, 상기 연산증폭기 (OP1)의 출력단자는 저항(R2) 및 연산증폭기(OP2), 저항(R3), 연산증폭기(OP3)를 통해 비반전입력단자가 콘덴서(C4) 및 스위치(SW3)에 접속된 연산증폭기(OP4)의 반전입력단자에 접속하고, 이 연산증폭기(OP4)의 출력단자를 저항(R5)를 통해 콘덴서(C5) 및 익스클루시브오아게이트(ExOR2)의 일측입력단자에 접속한 후 그의 출력단자를 상기 스위치(SW3)의 제어단자 및 플립플롭(FF1)의 입력단자(T)에 공통접속하여 구성된 것을 특징으로 하는 연속적인 실수배수를 갖는 체배기회로.The pulse waveform output terminal (U) of the capstan motor is connected to the one input terminal of the NOR gate (NOR 1 ), and the inverter (I 1 ), the resistor (R 1 ), the capacitor (C 1 ), and the exclusive oar gate are connected. (ExOR 1 ) and the other terminal of the noah gate NOR 1 through an AND gate AND 1 , and the output terminal of the AND gate AND 1 is a capacitor C 2 and a capacitor C 3 . And a control terminal of the switch SW 1 connected between the non-inverting input terminals of the operational amplifier OP 1 , and the output terminal of the NOR gate NOR 1 is the capacitor C 2 and the switch SW 1 . It is connected to the control terminal of the switch SW 2 connected to the connection point of, and the output terminal of the operational amplifier OP 1 has a resistor R 2 , an operational amplifier OP 2 , a resistor R 3 , and an operational amplifier OP. 3 ) The non-inverting input terminal is connected to the inverting input terminal of the operational amplifier OP 4 connected to the capacitor C 4 and the switch SW 3 through 3 ). Capacitor via a resistor to the output terminal of the P 4) (R 5) ( C 5) and exclusive Iowa gate (the control of the switch (SW 3) to its output port and then coupled to one input terminal of ExOR 2) terminal And a multiplier circuit having a continuous real multiplier, characterized in that it is commonly connected to the input terminal T of the flip-flop FF 1 .
KR2019850018125U 1985-12-30 1985-12-30 Multiplying circuit with continous real multiple number KR880003917Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850018125U KR880003917Y1 (en) 1985-12-30 1985-12-30 Multiplying circuit with continous real multiple number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850018125U KR880003917Y1 (en) 1985-12-30 1985-12-30 Multiplying circuit with continous real multiple number

Publications (2)

Publication Number Publication Date
KR870011457U KR870011457U (en) 1987-07-18
KR880003917Y1 true KR880003917Y1 (en) 1988-10-25

Family

ID=19247724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850018125U KR880003917Y1 (en) 1985-12-30 1985-12-30 Multiplying circuit with continous real multiple number

Country Status (1)

Country Link
KR (1) KR880003917Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478950B1 (en) * 2002-10-02 2005-03-28 오일석 Cigarette with ignition-assistant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478950B1 (en) * 2002-10-02 2005-03-28 오일석 Cigarette with ignition-assistant

Also Published As

Publication number Publication date
KR870011457U (en) 1987-07-18

Similar Documents

Publication Publication Date Title
EP0158512A3 (en) Reset circuit
US3944852A (en) Electrical switching device and modulator using same
KR880003917Y1 (en) Multiplying circuit with continous real multiple number
US3995178A (en) Pulse-width and frequency modulator circuit
USRE29079E (en) Multiplier, divider and wattmeter using a switching circuit and a pulse-width and frequency modulator
SU1083203A1 (en) Dividing device
SU1015482A1 (en) Amplitude-modulated signal demodulator
SU1129537A1 (en) Ac-to-dc voltage converter
SU1524157A1 (en) Phase-responsive rectifier
SU980104A1 (en) Four-quadrant dc signal multiplier
SU943750A1 (en) Frequency multiplier
SU809235A1 (en) Function generator
SU1153331A1 (en) Analog dividing device
SU739553A1 (en) Multiplier-divider
KR890008933Y1 (en) Arrangement for starting capstan motor
SU1242991A1 (en) Device for multiplying electrical signals together
SU875398A1 (en) Multiplier
SU760439A1 (en) Voltage-to-pulse duration converter
SU1150743A1 (en) Adaptive pulse repetition frequency multiplier
SU1030813A1 (en) Electric signal multiplier
SU982016A1 (en) Device for determining voltage increment
RU2171995C1 (en) Device for measurement of accelerations
SU721829A1 (en) Computer
SU905987A1 (en) Controllable generator
SU983550A1 (en) Oscilloscope synchronization device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19930329

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee