SU1160530A1 - Операционный усилитель - Google Patents
Операционный усилитель Download PDFInfo
- Publication number
- SU1160530A1 SU1160530A1 SU833677607A SU3677607A SU1160530A1 SU 1160530 A1 SU1160530 A1 SU 1160530A1 SU 833677607 A SU833677607 A SU 833677607A SU 3677607 A SU3677607 A SU 3677607A SU 1160530 A1 SU1160530 A1 SU 1160530A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- collector
- diodes
- emitters
- bases
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
ОПЕРАЦШНЙЫЙ УСЩШТЕЛЬ, срдержапщй первый и второй параллельно включенные дифференциальные каскады, причем первый дифференциальный каскад выполнен на транзисторах, имеющих п-р-п-структуру, коллектор одного иэ которых через последовательно соединенные первый и второй пр мдсмещейные диоды, а коллектор другого - через последовательно соединенные третий и четвертый пр мосмещённые диоды соединены с положительной шиной источника питани , а второй дифференциальный каскад выполнен на транзисторах, имеюпдах р-п-р-структуруу коллектор одного из которых через последова тельно соединенные п тый и шестой пр мосмещенные диоды, а коллектор другого - через похУ1едовательно соединенные седьмой ц восьмой пр мосмещенные диоды соединены с отрицательной шиной источника питани , причем катод четвертого пр мосмещенного диода соединен с базами первого 9 второго транзисторов, эмиттеры которых подключены к положительной шине источника питани . при этом коллектор первого транзистора соединен с эмиттером третьего транзистора, анод восьйого пр мосмещенного диода соединен с базами четвертого и п того транзисторов, этшттеры которых подключены к отрицательной шине источника питани , 1фи этом коллектор четвертого транзистора подключен к эмиттеру шестого транзистора, причем Коллекторы третьего и шестог о транзисторов Объединены через последовательно соединенные дев тый и дес тый пр мосмещенные Диоды и подключены к соответственно седьмого и восьмого транзисторов, эмиттеры которых соединен с базами соответственно первого и второго выходных двухэмиттерных транзисторов, первые эмиттеры которьк объединены через последовательно соедийеиные одиннадцатый и двенадцатый пр мосмещенные диоды, а коллекторы соединены соответственно с.положительной и отрицательной 1пинами источника питани , а также дев тый и дес тый транзисторы, о т л и ч а ю.щ и Йс тем, что, с целью повышени стабильности режима работы, в него введены первый и второй источники тока, а базы дев того и дес того транзисторов объединены и подключены к общей точке дев того и дес того пр мосмёщенньрс диодов, эьшттеры к коллекторам соответственно седьмого и восьмого транзисторов, а коллект ы - к вторым эмиттерам соответственно второго и первого выходных двухэ 01ттерных. транзисторов, при этом базы третьего и шестого
Description
транзисторов соединены соответственно с катодом первого и анодом п - I того пр мосмещенных диодов, соединенные соответственно через первый и второй источники тока с положительной и отрицательной шинами источника питаний, причем коллекторы второго и п того транзисторов соединены с эмиттерами соответственно седьмого и восьмого транзисторов.
Изобретение относитс к радиотехнике и может использоватьс в радиоэлектронных системах , средствах св зи.
Известен быстродействующий опера ционнь } усилитель, содержащий входной дифференциальный каскад, пр1едвыходной и выходной двухтактный каскады, выполненные на транзисторах , имеющих разную структуру |3J .
Однако в операционном усилителе при примененш транзисторов разной .структуры имеютс дополнительное ограничение на допустимые отклонени между усилительными свойствами транзисторов разной структуры.
Наиболее близким к изобретению по технической сущности вл етс операционный усилитель, содержащий первый и второй параллельно включен ные дифферен1щальные каскады, (причем первый дифференциальный каскад выполнен на транзисторах, имекидих п-р-п-структуру, коллектор одного из которых через последовательно соединенные первый и второй пр мосмещенные диоды, а коллектор другого - через последовательно соединенные третий и четвертый пр мосмещенные диоды соеданеиы с положительной шиной источника питают, а второй дифференциальный каскад выполнен на транзисторах, имеющих р-п-р-струтуру , коллектор одного из которых через последовательно соединенные п тый и шестой пр мосмещенные диоды , а коллектор другого - через последовательно соеданенные седьмой и восьмой пр мосмещенные диоды соединены с отрицательной шиной источника питани , причем катод четвертого пр мосмещенного диода соединен с базами первого и второго транзисторов , эмиттеры которых подключены к положительной шине источника totтани при этом коллектор первого транэисто{ а соединен с эмиттером третьего транзистора, анод восьмого пр мосмещенного диода соединен с базами четвертого и п того транзисторов , эмиттеры которых подключены к отрицательной шине источника питани ,- при этон коллектор четвертого транзистора подключен к эмиттеру шестого транзистора, причем коллекторы третьего и шестого транзисторов объеданены через последовательно соединенные дев тый и дес тый пр мосмецеиные диоды и . подключены к базам соответственно . и восьмого транзисторов, эмиттеры которых соеданены с база1ми соответственно первого и второго выходных двухэмитте{жых транзисторов , первые эмиттеры которых объединены через последовательно соединенные одиннадцатый и двенадцатый пр мосмещенные диоды, а коллекторы соединены соответственно с положительной и отрицательной шинами источника штани , а также . Дев тый и дес тый транзисторы } .
Однако в известном устройстве про вл етс зависимость напр жени смещени от усилительных свойств транзисторов п-р-п- и р-п-р-структуры , что снижает стабильность ре сима работы операционного усилител .
.Цель изобретени - повьшхение стабильности режима работы операциного усилител .
Цель достигаетс тем, что в операционный усилитель, содержащий первьШ и второй параллельно включенные дифференциальные каскады, причем первый дифференциальный каскад выполнен на транзисторах, имею1Е91х п-р-п-структуру, коллектор одного из которых-через последовательно соединенные первый и второй пр мосмещенные дноды, а коллектор другого - через последовательно соединенные третий и четвертый пр мосмещенные диоды соединены с положитель ной шиной источника питани , а второй дифференциальный каскад 8ыпол ней на транзисторах, имеющих р-п-рструктуру ,,коллектор одного из кото рых через .последовательно соединенные п тый и шестой пр мосмещенные диоды, а коллектор другого - через последовательно соединенные седьмой и восьмой пр мосмещенные диоды соединены с отрицательной шиной источника питани , причем четвертого , пр носмещенного диода соединен с базами первого и второго гран зисторов, эмиттеры которых подключены к положительной шине источника питани , при этом коллектор пе вого транзистора .соединен с эмиттр ром третьего транзистора, анод вось мого пр мрсмёщенного дирда соединен с четвертого и п того транзисторов , эмиттеры которых подключены к отрицательной пине источника питани , при этрм коллектор четвертого транзистрра прдключен эмиттеру шестогр транзистора, приче коллекторы третьего:и ирвстрго трзнзисторов через прследо ательно соединенные дев тьШ и лес. тый пр мосмещек1шё диоды к подключены к базам сортветстиенно седьмого и врсьнрг } транзисторов, эмиттеры которых еоединёны с базами соответственно первого и второго выходных двухэмиттер11ых транзисторов пе вце эмиттеры . объединейы через последовательно соединенные одиннадцатый и двенадцатый пр мосме щенные диоды, а коллекторы соединены сортветственно с положительной и отрицательной шинами источника пита ни , а также дев тый и дес тый тран зисторы, введешь пбрвь1й и второй источники тока, а базы дев того и дес того транзисторов рбьединены и подключены к общей трчкё дев того и дес того пр мосмещенных диодов, эмиттеры - к коллекторам срответственно седьмрго и восьмого тр нзисторрв , а коллекто Ьы - к вторьм терам соответственно второго и пер вого выходных двухэмиттерных транзисторов , при этом базы третьего и шестого транзисторов соединены 304 соответственно с первого и анодом п того пр мосмещенных диодов, соединенные соответственно через пер вый и второй источники тока с поло жительной и отрицательной шинами источника питани , причем коллекторы второго и п того транзисторов соединены с эмиттерами соответственно седьмого и восьмого транзисторов. На чертеже представлена принципиальна электрическа схема операционного усилител . Операционный усилитель содержит первый и второй дифференциальные каскады J и 2, первый, второй, третий , четвертый пр мосмещенные диоды 3-6, первый, второй, третий транзисторы 7-9, ц тый, шестой, седьмой, восьмой пр мосмещенные диоды 10-13, четвертый шестой, седьмой, восьмой транзисторы 14-18, первый и второй выходные двухэмиттернме транзисторы 19 и 20, дев тый, дес тыЙ, одиннадцатый, двенадцатый пр мосмеще ные дирды 21-24, дев тый и дес тый транзисторы 25 и 26, первый и второй источники 27 и 28 тока, положительную и ртрицательную шины 29 и 30 источника питани . Операционный усилитель работает следук цим образом, Выходной сигнал вызьгаает изменени коллекторных трков в первом и втором дифференциальных каскадах 1И 2 и через диодные цепи данные изменени отражаютс в каскадно соединенных первом, третьем и четвертом , шестом транзисторах 7, 9 и 14, 16 Дл получени максимального размаха сигнала, дл уменьшени напр жени смещени требуютс идентичные значени коллекторных токов в третьем и шестом транзисторах 9 16. Однакр, в зависимости от коэффициентов уснпени по току п-р-п-() и р-п-р (/)-транзисторов будет наблюдатьс рпределенный разбаланс, который можно выразить ерез приведенный разбаланс, через приведенное Ко входу напр жение смещени Зк« где Ч - температурный потенциал, Чэ/-) о лекторный ток третьего (шестого) транзистора 9 (16);
Claims (1)
- ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ, содержащий первый и второй параллельно включенные дифференциальные каскады, причем первый дифференциальный каскад выполнен на транзисторах, имеющих п-р-п-структуру, коллектор одного йэ которых через последовательно соединенные первый и второй прямосмещейные диоды, а коллектор другого - через последовательно соединенные третий и четвертый прямосмещённые диоды соединены с положительной шиной источника питания , а второй дифференциальный каскад выполнен на транзисторах, имеющих р-п-р-структуру, коллектор одного из которых через последовательно соединенные пятый и шестой прямосмещейные диоды, а коллектор другого - через последовательно соединенные седьмой и восьмой прямосмещенные диоды соединены с отрицательной шиной источника питания, причем катод четвертого прямосмещенного диода соединен с базами первого и второго транзисторов, эмиттеры которых подключены к положительной шине источника питания, при этом коллектор первого транзистора соединен с эмиттером третьего транзистора, анод восьмого прямосмещенного диода соединен с базами четвертого и пятого транзисторов, эмиттеры которых подключены к отрицательной шине источника питания, при этом коллектор четвертого транзистора подключен к эмиттеру шестого транзистора, причем коллекторы третьего и шестого транзисторов Объединены через последовательно соединенные девятый и десятый прямосмещенные диоды и подключены к базам соответственно седьмого и восьмого транзисторов, эмиттеры которых соединен^ с базами соответственно первого и второго выходных двухэмиттерных транзисторов, первые эмиттеры которых объединены через последовательно соединенные одиннадцатый и двенадцатый прямосмещенные диоды, а коллекторы соединены соответственно с положительной и отрицательной шинами источника питания, а также девятый и десятый транзисторы, о т л и ч ающ и Йс я тем, что, с целью повышения стабильности режима работы, в него введены первый и второй источники тока, а базы девятого и десятого транзисторов Объединены и подключены к общей точке девятого и десятого прямосмёщенных диодов, эмиттеры к коллекторам соответственно седьмого и восьмого транзисторов, а коллекторы - К вторым эмиттерам соответственно второго и первого выходных двухэмиттерных транзисторов, при этом базы третьего и шестого транзисторов соединены соответствен·^ но с катодом первого и анодом пя- ί того прямосмещенных диодов, соединенные соответственно через первый и второй источники тока с положи тельной и отрицательной шинами источ ника питаний, причем коллекторы второго й пятого транзисторов соединены с эмиттерами соответственно седьмого и восьмого транзисторов.ί
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833677607A SU1160530A1 (ru) | 1983-12-12 | 1983-12-12 | Операционный усилитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833677607A SU1160530A1 (ru) | 1983-12-12 | 1983-12-12 | Операционный усилитель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1160530A1 true SU1160530A1 (ru) | 1985-06-07 |
Family
ID=21094734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833677607A SU1160530A1 (ru) | 1983-12-12 | 1983-12-12 | Операционный усилитель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1160530A1 (ru) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988010534A1 (en) * | 1987-06-18 | 1988-12-29 | Telefonaktiebolaget L M Ericsson | A device for use at active filters and use thereof |
US5510754A (en) * | 1994-11-18 | 1996-04-23 | National Semiconductor Corporation | Fast slewing amplifier using dynamic current mirrors |
US5512859A (en) * | 1994-11-16 | 1996-04-30 | National Semiconductor Corporation | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate |
US5515007A (en) * | 1994-12-22 | 1996-05-07 | National Semiconductor Corporation | Triple buffered amplifier output stage |
-
1983
- 1983-12-12 SU SU833677607A patent/SU1160530A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Шшо В.Л. Линейные интегральные схемы в радиоэлектронной аппаратуре. Mi, Советское радио 1979, с. 113, рис. 3.20. 2. Операционный усилитель 154 УДЧ, ТУ бКо. 347.206.ТУЧ. * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988010534A1 (en) * | 1987-06-18 | 1988-12-29 | Telefonaktiebolaget L M Ericsson | A device for use at active filters and use thereof |
US5512859A (en) * | 1994-11-16 | 1996-04-30 | National Semiconductor Corporation | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate |
US5510754A (en) * | 1994-11-18 | 1996-04-23 | National Semiconductor Corporation | Fast slewing amplifier using dynamic current mirrors |
US5515007A (en) * | 1994-12-22 | 1996-05-07 | National Semiconductor Corporation | Triple buffered amplifier output stage |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0577887A1 (en) | Low voltage differential circuit | |
EP0917283A2 (en) | High linearity active balance mixer | |
US4053796A (en) | Rectifying circuit | |
KR0136873B1 (ko) | 밴드-갭 기준전압 장치 | |
JPH0374529B2 (ru) | ||
US3375455A (en) | Symmetrical amplifier without dc shift between input and output | |
SU1160530A1 (ru) | Операционный усилитель | |
US4254379A (en) | Push-pull amplifier circuit | |
KR860000115B1 (ko) | 출력 증폭 회로 | |
US4833344A (en) | Low voltage bias circuit | |
JP2534407B2 (ja) | 増幅器 | |
EP0196703A1 (en) | Amplifier arrangement | |
US4827223A (en) | Buffer amplifier | |
KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
EP0196131B1 (en) | Amplifier arrangement | |
JPS5718107A (en) | Amplifying circuit | |
US4308469A (en) | Unity gain emitter follower bridge circuit | |
JPH0452654B2 (ru) | ||
US4342966A (en) | Power amplifier circuitry | |
EP0373853B1 (en) | Amplifier output stage | |
JP3980337B2 (ja) | トラックホールド回路 | |
US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
SU1084955A1 (ru) | Усилитель | |
SU1202025A1 (ru) | Дифференциальный усилитель | |
SU1083339A2 (ru) | Двухтактный усилитель мощности |