SU1152043A1 - Устройство дл защиты пам ти - Google Patents

Устройство дл защиты пам ти Download PDF

Info

Publication number
SU1152043A1
SU1152043A1 SU843696308A SU3696308A SU1152043A1 SU 1152043 A1 SU1152043 A1 SU 1152043A1 SU 843696308 A SU843696308 A SU 843696308A SU 3696308 A SU3696308 A SU 3696308A SU 1152043 A1 SU1152043 A1 SU 1152043A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
block
control
Prior art date
Application number
SU843696308A
Other languages
English (en)
Inventor
Александр Сергеевич Горбенко
Виктор Иванович Николаев
Original Assignee
Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны filed Critical Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority to SU843696308A priority Critical patent/SU1152043A1/ru
Application granted granted Critical
Publication of SU1152043A1 publication Critical patent/SU1152043A1/ru

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ , содержащее накопитель, регистр адреса, регистр числа, блок сравнени , блок элементов И, причем вход накопител  подключен к выходу регистра адреса, вход которого  вл етс  адресньм входом устройства , выходы накопител  соединены с входами ре- гистра числа,первый выход которого подключен к одному входу блока элементов И, выход которого  вл етс  информационным выходом устройства, второй выход регистра числа соединен с первым входом блока сравнени , один выход которого подключен к другому входу блока элементов И, другой выход блока сравнени   вл етс  контрольньм выходом устройства, отличающеес  тем, что, с целью повышени  надежности устройства за . счет осуществлени  контрол  последовательности обращени  к  чейкам пам ти , в него введены дополнительный регистр и элемент И, принем третий выход регистра числа подключен к одному входу элемента И, другой вход , которого  вл етс  первым управл ющим входом устройства, выход,элемен (Л та И соединен с первым входом дополнительного регистра, второй вход которого  вл етс  вторым управл ющим входом устройства, выход дополнительного регистра подключен к второму входу блока сравнени .

Description

t1 Изобретение относитс  к запоминамщиьз устройствам. Известно устройство дл  защиты пам ти, содержащее накопитель, блок контрол  блок управлени , регистры элементы И, дешифратор, формирователь , которое предотвращает искажение информации в пам ти, а также несанкционированное чтение информации из защищенных областей пам ти D . Недостатком данного устройства  вл етс  невысока  надежность защиты информации. Наиболее близким к предлагаемому  вл етс  устройство дл  защиты пам ти по ключам, содержащее накопитель .ключевой информации, адресные входы которого подключены к выходам старших разр дов регистра адреса, а . выхода - к входам регистра слова, одни выходы которого подключены к входу блока сравнени , другие выходы регистра слова соединены с перван входом блока элементов И, второй вход которого подключен к выходу бло ка сравнени  2J . Недостатком известного устройства  вл етс  низка  надежность защиш информации, поскольку ошибки адр сации фиксируютс  только при обраще нии к  чейкам, наход щимс  за преде лами выделенных программе блоков, и не обеспечиваетс  фиксаци  ошибок адресации в пределах выделенных про грамме блоков пам ти. Кроме того, в пределах вьщеленны блоков пам ти последовательность обращени  к  чейкам не определена, и пользователь имеет доступ к любой  чейке вьщеленного блока в любой по следовательности. Это также снижает надежность защиты информации и огра ничивает функциональные возможности устройства. Цель изобретени  - повьшгение надежности защиты информадаи за счет осуществлени  контрол  последовател ности обращени  к  чейкам пам ти. Поставленна  цель достигаетс  тем что в устройство дл  защиты пам ти, содержащее накопитель, регистр адреса , регистр числа, блок сравнени , блок элементов И, причем вход накопител  подключен к выходу регистра адреса, вход которого  вл етс  адресным входом устройства, выходи , накопител  соединены с входами ре3 гистра числа, первый выход которого подключен к одному входу блока элементов И, выход которого  вл етс  информационным выходом устройства, второй выход регистра числа соединен с первым входом блока сравнени , один выход которого подключен к другому входу блока элементов И, другой выход блока сравнени   вл етс  контрольным выходом устройства, введены дополнительный регистр и элемент И, причем третий выход регистра числа подключен к одному входу элемента И, другой вход которого  вл етс  первым управл юп входом устройства, выход элемента И соединен с первым входом дополнительного регистра, второй вход которого  вл етс  вторым управл ющим входом устройства, выход дополнительного регистра подключен к второму входу блока сравнени . На чертеже представлена структурна  схема устройства дл  защиты пам ти . Устройство содержит регистр 1 адреса , выходы которого подключены к входам накопител  2, имеющего рабочую зону 3, зону А ключей и зону 5 замков. Выходы накопител  соединены с регистром 6 слова, который включает рабочую зону 7, зону 8 ключа и зону 9, замка. Выходы разр дов зоны замка соединены с входами элемента И 10, выходы которого подключены к входам дополнительного регистра 11, выходы которого соединены с одним из входов блока 12 сравнени , другие входы которого подключены к выходам зоны ключей регистра слова, а выход соединен с одним входом блока 13 элементов И, другие входы которого подключены к выходам разр дов рабочей зоны регистра с:лова. Устройство работает следующим образом. При обращении к блоку пам ти адрес из регистра 1 адреса поступает 3 накопитель 2. Из рабочей зоны 3 накопител  2 считываетс  информационное слово на регистр 6 слова. Одновременно из зоны 4. ключей и зоны 5 замков накопител  ключ и замок считываютс  и занос тс  соот етственно ; в зоны 8 и 9 регистра 6 слова. В регистре 11 в это врем  содержитс  код замка, считанный при предыдущем обращении к пам ти. Перед первым
обращением к  чейкам накопител  в регистр 11 предварительно заноситс , например, код программы. В блоке 12 сравнени  происходит сравнение кода ключа, наход щегос  в зоне 8 регистpa 6 слова, с кодом замка регистра 11 При совпадении кодов с выхода блока 12 сравнени  на вход блока 13 поступает сигнал, который обеспечивает прохождение информационного слова из зоны 7 регистра б слова на выход устройства. Кроме того, с выхода блока 12 сравнени  на выход устройства сигнал нарушени  защиты не поступает. После этого по управл ющему сигналу, поступающему на вход элемента И 10 содержимое зоны 9 регистра 6 слова передаетс  в регистр 11, где и хранитс  до следующего обращени  к блоку пам ти, которое организуетс  аналогично. Несовпадение кодов ключа и замка при обращении к данному блоку пам ти свидетельствует либо о попытке несанкционкрован ого доступа к содержимому накопител , либо о ошибке адресации, В зтом случае на соответствующем выходе блока 12 сравнени  формируетс  .сигнал нарушени  защиты, который поступает на выход устройства.
Таким образом, обращение к  чейкам блок11 пам ти возможно лишь в том случае, когда ключ, считанный при данном обращении к блоку пам ти, соответствует замку, считанному при предыдущем обращении к тому же пам ти.
Технико-экономические преимущества предлагаемого устройства по сравнению с известным заключаютс  в боле высокой надежности защиты информации , размещаемой в пам ти, поскольку обрао ние к  чейкам блока возможно аншь в строго определенной последовательности . Кроме того, фиксируютс  все ошибки адресации независимо от адреса обращени .
Г Т

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ, содержащее накопитель, регистр адреса, регистр числа, блок сравнения, блок элементов И, причем вход накопителя подключён к выходу регистра адреса, вход которого является адресным входом устройства', выходы накопителя соединены е входами регистра числа,первый выход которого подключен к одному входу блока элементов И, выход которого является информационным выходом устройства, второй выход регистра числа соединен с первым входом блока сравнения, один выход которого подключен к другому входу блока элементов И, другой выход блока сравнения является контрольны* выходом устройства, отличающееся тем, что, с целью повышения надежности устройства за счет осуществления контроля последо вательности обращения к ячейкам памяти, в него введены дополнительный регистр и элемент И, причем третий выход регистра числа подключен к одному входу элемента И, другой вход которого является первым управляющим входом устройства, выход,элемента И соединен с первым входом дополнительного регистра, второй вход которого является вторым управляющим входом устройства, выход дополнительного регистра подключен к второму входу блока сравнения.
    >
    ΐ 1152043 2
SU843696308A 1984-01-31 1984-01-31 Устройство дл защиты пам ти SU1152043A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843696308A SU1152043A1 (ru) 1984-01-31 1984-01-31 Устройство дл защиты пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843696308A SU1152043A1 (ru) 1984-01-31 1984-01-31 Устройство дл защиты пам ти

Publications (1)

Publication Number Publication Date
SU1152043A1 true SU1152043A1 (ru) 1985-04-23

Family

ID=21101898

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843696308A SU1152043A1 (ru) 1984-01-31 1984-01-31 Устройство дл защиты пам ти

Country Status (1)

Country Link
SU (1) SU1152043A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 587510., кл. G 11 С 29/00, 1976. 2. Каган Б.М. Электронные вычислительвые машины и системы. М., Энерги , 1979, с. 452-453, рис. 15-2 (прототип). *

Similar Documents

Publication Publication Date Title
KR940005784B1 (ko) 보안회로
US5097445A (en) Semiconductor integrated circuit with selective read and write inhibiting
US4295041A (en) Device for the protection of access to a permanent memory of a portable data carrier
EP0283238B1 (en) Non-volatile memory
US4905140A (en) Semiconductor integrated circuit device
US5001332A (en) Method and circuit for manipulation-proof devaluation of EEPROMS
JPS59218689A (ja) デ−タメモリ、アドレスデコ−ダおよび制御回路を含む回路装置
US4891791A (en) Data writing system for EEPROM
KR100617333B1 (ko) 불휘발성 반도체 기억 장치
JP2739643B2 (ja) 情報を秘密に記憶・処理するための不正防止装置付集積回路
JP2547379B2 (ja) 携帯可能なデータ担体
US20020166034A1 (en) Protection circuit for preventing unauthorized access to the memory device of a processor
SU1152043A1 (ru) Устройство дл защиты пам ти
US5237531A (en) Read-only memory having a security circuit preventing unauthorized memory retrieval
US5644781A (en) Microcomputer having a security function for stored data
US6034902A (en) Solid-state memory device
JPH06208516A (ja) セキュリティ回路
US20010011337A1 (en) Programmable multiple sequential sector locking for semicondutor memories
US6286086B1 (en) Data protection method for a semiconductor memory and corresponding protected memory device
SU1203601A1 (ru) Устройство дл защиты пам ти
KR19990078265A (ko) 마이크로컴퓨터
SU1262018A1 (ru) Электронный замок
JPH11328326A (ja) Icカード
SU1219772A1 (ru) Электронный ключ
SU1508216A1 (ru) Устройство дл защиты пам ти