SU1151968A1

SU1151968A1 - Device for detecting and recording faults

Info

Publication number: SU1151968A1
Application number: SU833667599A
Authority: SU
Inventors: Валентин Иванович Водолазкий; Александр Яковлевич Матов; Валерий Петрович Конищев; Валентин Дмитриевич Костюченко
Original assignee: Киевское высшее инженерное радиотехническое училище ПВО
Priority date: 1983-11-23
Filing date: 1983-11-23
Publication date: 1985-04-23

Abstract

УСТРОЙСТВО ДЛЯ ФИКСАЦИИ СБОЕВ, содержащее два регистра, генератор импульсов, первую группу элементов И и группу элементов задержки, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены две группы элементов И, группа блоков пам ти, элемент И, два элемента ИЛИ, элемент задержки и триггер, причем первые входы элементов И первой группы образуют группу входов устройства, выходы элементов И первой группы соединены с единичными входами соответствующих разр дов первого и второго регистров и соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходок элемента И, входы которого соединены с инверсными выходами первого регистра и выходом элемента задержки, вход которого соединен с выходом второго элемента ИЛИ, пр мые выходы первого регистра соединены с первыми входами соответствующих элементов И второй и третьей групп, вторые входы элементов И второй и третьей групп соединены с выходом генератора импульсов , вход запуска которого соеди иен с пр мым выходом триггера, пр мые выходы второго регистра соединены с третьими входами соответствующих элементов И второй группы, выходы которых соединены с входами соответствукмдих элементов задержки группы и с входами установки в О соответствующих разр дов второго регистра, инверсные 19Ыходы которых соединены с вторыми входами соответ (Л ствующих элементов И первой группы, выходы элементов И третьей группы соединены с входами соответствукщих блоков пам ти группы, информационные выходы которых образуют группу информационных выходов устройства, выходы элементов задержки группы сд образуют группу выходов идентификации сбоев устройства,.выходы оконча ;о а ни выборки блоков пам ти группы соединены с входш и установки в О 00 соответствующих разр дов первого регистра и соответствукицими входами второго элемента ИЛИ, пр мой и инверсный выходы триггера вл ютс соответственно выкодами неисправности и исправности устройства.A DEVICE FOR FIXING FAULTS, containing two registers, a pulse generator, the first group of AND elements and a group of delay elements, characterized in that, in order to increase the speed of the device, two groups of AND elements are introduced into it, a group of memory blocks, the AND element, two elements OR, a delay element and a trigger, with the first inputs of elements AND of the first group forming a group of device inputs, the outputs of elements AND of the first group are connected to the single inputs of the corresponding bits of the first and second registers and the corresponding moves of the first OR element, the output of which is connected to a single trigger input, the zero input of which is connected to the outputs of the AND element, whose inputs are connected to the inverse outputs of the first register and the output of the delay element whose input is connected to the output of the second OR element, the forward outputs of the first register are connected with the first inputs of the corresponding elements of the second and third groups, the second inputs of the elements of the second and third groups are connected to the output of the pulse generator, the start input of which is connected to the direct output trigger, direct outputs of the second register are connected to the third inputs of the corresponding elements AND of the second group, the outputs of which are connected to the inputs of the corresponding delay elements of the group and to the installation inputs in O of the corresponding bits of the second register, the inverse 19 of which are connected to the second inputs of the corresponding elements of the And the first group, the outputs of the elements And the third group are connected to the inputs of the corresponding memory blocks of the group, the information outputs of which form a group of information outputs VA, the outputs of the delay elements of the group sd form a group of outputs for identifying device failures, the outputs of the end, and not a sample of the memory blocks of the group are connected to the input and installation in O 00 of the corresponding bits of the first register and the corresponding inputs of the second element OR, direct and inverse trigger outputs are respectively codes of malfunction and device health.

Description

Изобретение относитс к вычислительной технике и может быть использовано при диагностике цифровых вычислительных машин. Известно устройство дл фиксации сбоев, содержащее два регистра, счет чик, дешифратор, генератор импульсов реле времени, формирователь, элемент И, ИЛИ, НЕ 1 . Недостаток устройства - низкое быстродействие, обусловленное последовательньм опросом всех входных цепей аварийных сигналов, независимо о наличи или отсутстви последних. Наиболее близким к предлагаемому вл етс устройство дл фиксации сбоев, содержащее первьй и второй регистры, группу элементов И, блок приоритетов, группу.элементов задерж ки, шифратор, блок пам ти, счетчик, схему сравнени , генератор импульсов группу входов аварийных сигналов устройства, группу информационных выходов устройства, причем входы группы аварийных сигналов устройства соединены с единичными входами соответствующих триггеров первого регист ра, выходы первого регистра соединены с соответствующими входами блока приоритетов, выходы блока приоритетов соединены с входами соответствующих элементов задержки группы , выходы элементов задержки группы соединены с соответствзпощими входами шифратора и с первыми входами соответствующих элементов И группы, вы ходы шифратора соединены с соответствующими входами счетчика, выход счетчика соединен с адресным входом блока пам ти и с первым входом схемы сравнени j первьй выход блока пам ти вл етс информационным выходом устройства , выход блока пам ти соединен с входом параллельного занесени второго регистра, выход второго регистра соединен с вторым входом схемы сравнени , выход неравнозначности схемы Сравнени соединен с запускаюпрш входом генератора импуль сов, выход равнозначМости схемы срав нени соединен с останавливающим вхо дом генератора импульсов, с вторьм входом каждого элемента И группы и с установочными входами счетчика и второго регистра, выход генератора импульсов соединен со счетным входом счетчика , выходы элементов И группы соединены t нулевыми входами соответ ствующих триггеров первого регистра 2. Недостаток известного устройства низкое быстродействие, обусловленное задержкой обслуживани поступающих сигналов сбо до момента окончани вьщачи информации по предыдущему сигналу сбо . Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл фиксации сбоев, содержащее два регистра, генератор импульсов, первую группу элементов И и группу элементов задержки , введены две группы элементов И, группа блоков пам ти, элемент И, два элемента ИЛИ, элемент задержки и триггер, причём первые входы элементов И первой группы образуют группу входов устройства, выходы элементов И первой группы соединены с единичньми входами соответствующих разр дов первого и второго регистров и соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента И, входы которого соединены с инверсньыи выходами первого регистра и выходом элемента задержки, вход которого соединен с выходом второго элемента ИЛИ, пр мые выходы первого регистра соединены с первьми входами соответствующих элементов И второй и третьей групп, вторые в-ходы всех элементов И второй и третьей групп соединены с выходом генератора импульсов, вход запуска которого соединен с пр мым выходом триггера, пр мые выходы второго регистра соединены с третьими входами соответствукщих элементов И второй группы, выходы которых соединены с входами соответствующих элементов задержки группы и с входами установки в О соответствующих разр дов йторого регистра, инверсные выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы элементов И третьей группы соединены с входами соответствующих блоков пам ти группы, информационные выходы которых образуют группу информационных выходов устройства , выходы элементов задержки группы образуют группу выходов идентификации сбоев устройства, выходыThe invention relates to computing and can be used in the diagnosis of digital computers. A device for fixing failures is known, containing two registers, a counter, a decoder, a time relay pulse generator, a driver, an AND, OR, NOT 1 element. The drawback of the device is low speed, due to the successive polling of all input alarm circuits, regardless of the presence or absence of the latter. The closest to the present invention is a device for fixing failures, containing the first and second registers, a group of elements AND, a priority block, a group of delay elements, an encoder, a memory block, a counter, a comparison circuit, a generator of pulses, device alarm inputs, a group informational outputs of the device, the inputs of the alarm group of the device are connected to the single inputs of the corresponding triggers of the first register, the outputs of the first register are connected to the corresponding inputs of the priority block, the outputs of the priority block are connected to the inputs of the corresponding delay elements of the group, the outputs of the delay elements of the group are connected to the corresponding inputs of the encoder and the first inputs of the corresponding elements AND of the group, the outputs of the encoder are connected to the corresponding inputs of the counter, and the output of the counter the input of the comparison circuit j the first output of the memory block is the information output of the device, the output of the memory block is connected to the input of the parallel recording of the second register, the output The second register is connected to the second input of the comparison circuit, the non-equivalence output of the comparison circuit is connected to the start-up input of the pulse generator, the output is equivalent to the comparison circuit connected to the stopping input of the pulse generator, to the second input of each element of the AND group and to the installation inputs of the counter and the second register , the output of the pulse generator is connected to the counting input of the counter, the outputs of the elements And groups are connected by t zero inputs of the corresponding triggers of the first register 2. The disadvantage of the known device -keeping low speed due to the delay of incoming service signals SBO until completion vschachi information on the previous signal SRB. The purpose of the invention is to increase the speed of the device. The goal is achieved in that the device for fixing failures, containing two registers, a pulse generator, the first group of AND elements and a group of delay elements, includes two groups of AND elements, a group of memory blocks, an AND element, two OR elements, a delay element and a trigger and the first inputs of elements And of the first group form a group of inputs of the device, the outputs of elements And of the first group are connected to the single inputs of the corresponding bits of the first and second registers and the corresponding inputs of the first element OR, the output of which It is connected to a single trigger input, the zero input of which is connected to the output of an I element, whose inputs are connected to the inverse outputs of the first register and the output of a delay element whose input is connected to the output of the second OR element, the first outputs of the first register are connected to the first inputs of the corresponding And elements the second and third groups, the second inputs of all elements And the second and third groups are connected to the output of the pulse generator, the start input of which is connected to the direct output of the trigger, the direct outputs of the second register with connected with the third inputs of the corresponding elements AND of the second group, the outputs of which are connected to the inputs of the corresponding delay elements of the group and with the installation inputs of the corresponding bits of the second register in O, the inverse outputs of which are connected to the second inputs of the corresponding elements of the first group, the outputs of the elements of the third group are connected with the inputs of the corresponding memory blocks of the group, the information outputs of which form the group of information outputs of the device, the outputs of the delay elements of the group form the groups at device fault identification outputs, outputs

окончани 1зыборки блоков пам ти группы соединены с выходами установки в О соответствующих разр дов первого регистра и соответствующими входами второго элемента РШИ, пр мой и инверсный выходы триггера вл ютс соответственно выходами неисправности и исправности устройства .The first sampling blocks of the group of memory units are connected to the outputs of the installation in O of the corresponding bits of the first register and the corresponding inputs of the second RShI element, the direct and inverse outputs of the trigger are respectively the outputs of the malfunction and health of the device.

На фиг. 1 изображена структурна схема устройства дл фиксации сбоев; на фиг. 2 - структурна схема одного из вариантов блока пам ти.FIG. 1 shows a block diagram of a device for fixing failures; in fig. 2 is a block diagram of one of the variants of the memory block.

Устройство дл фиксации сбоев (фиг. 1) содержит группу 1 входов устройства, первую группу 2 элементо И, первый регистр 3, содержащий группу 4 триггеров, второй регистр 5, содержащий группу 6 триггеров, первый элемент ИЛИ 7, триггер 8, элемент И 9, вторую группу 10 элементов И, третью группу 11 элементов И, генератор 12 импульсов, группу 13 элементов задержки, группу 14 блоков пам ти, элемент 15 задержки, второй элемент ИЛИ 16, группу 17 информационных выходов устройства, выход 18 исправности устройства, группу 19 выходов идентификации сбоев устройства , выход 20 неисправности уст- ройства.The device for fixing failures (Fig. 1) contains a group of 1 inputs of the device, the first group 2 of the elements And, the first register 3 containing the group of 4 flip-flops, the second register 5 containing the group of 6 flip-flops, the first element OR 7, the trigger 8, the element AND 9 , the second group of 10 elements is AND, the third group of 11 elements is AND, the generator of 12 pulses, a group of 13 delay elements, a group of 14 memory blocks, a delay element 15, a second element OR 16, a group of 17 information outputs of the device, an output 18 of a device health, a group of 19 output identification of device failures, output 20 an apparatus malfunction.

Блок 14 пам ти группы (фиг. 2) содержит элемент 21 задержки, группу регистров 22, п групп элементов И 23 где п - число регистров в группе 22, узел 24 дифференцировани , группу элементов ИЛИ 25, выход 26 окончани выборки блока, группу 27 выходов блока, вход 28 обращени блока пам ти , счетчик 29 адреса и дешифратор 3The group memory unit 14 (Fig. 2) contains a delay element 21, a group of registers 22, n groups of elements AND 23 where n is the number of registers in group 22, a differentiation node 24, a group of elements OR 25, an output 26 of the end of the block selection, group 27 block outputs, memory block access input 28, address counter 29, and decoder 3

Устройства дл фиксации сбоев работает следующим образом.Device for fixing failures works as follows.

В исходном состо нии регистры 3 и 5 обнулены. Обнулен также и триггер 8. Генератор 12.импульсов остановлен нулевым уровнем с пр мого выхода триггера 8. Дл каждого i-ro (i 1, ..., n) сигнала сбо в соответствующем блоке 14 пам ти группы хранитс информаци . Подлежаща выдаче при его возникновении. (Например , наименование аварийного сигнала , наименование аварийного сигнала, наименование источника аварийного сигнала, перечень элементов источника аварийного сигнала, статистические оценки надежности функционировани элементов и тому подобна In the initial state, registers 3 and 5 are reset. Trigger 8 is also reset. The pulse generator 12. is stopped by a zero level from the direct output of trigger 8. For each i-ro (i 1, ..., n) of the fault signal, information is stored in the corresponding memory block 14 of the group. Subject to extradition when it occurs. (For example, the name of the alarm, the name of the alarm, the name of the alarm source, the list of elements of the alarm source, statistical estimates of the reliability of the functioning of the elements, and the like

информаци ). Единичный уровень с инверсного выхода i-ro триггера 6 второго регистра 5 присутствует на втором входе i-ro элемента И первой группы 2. Счетчики 29 адреса всех блоков 14 пам ти группы наход тс в нулевом состо нии.information). The unit level from the inverse output i-ro of the flip-flop 6 of the second register 5 is present at the second input of the i-ro element AND of the first group 2. The counters 29 of the address of all blocks of the 14 memories of the group are in the zero state.

При поступлении i-ro сигнала сбо он проходит через i-й элемент И первой группы 2 и запоминаетс в i-M триггере 4 первого регистра 3 и в i-M триггере группы 6 второго регистра 5, а также через первый элемент ИЛИ 7 устанавливает триггер 8 в единичное состо ние. Нулевым уровне с инверсного выхода i-ro триггера группы 6 закрываетс i-й элемент И первой группы 2, нулевым уровнем с инверсного выхода i-ro триггера группы 4 закрываетс элемент И 9. Единичный уровень с пр мого выхода i-ro триггера группы 4 поступает на первые входы i-x элементов И второй 10 и третьей 11 групп. На третий вход каждого i-ro элемента И второй группы 10 поступает единичньш уровень с пр мого выхода i-ro триггера группы 6, Единичный уровень с пр мого выхода триггера 8 запускает генератор 12 импульсов. Единичный сигнал с выхода генератора 12 импульсов проходит через i-й элемент И второй группы 10. Сигнал с выхода i-ro элемента И второй группы 10 обнул ет i-й группы 6, разреша тем самым поступление на вход нового 1-го сигнала сбо и закрыва i-й элемент И второй группы 10 дл прохождени следующих единичных сигналов от генератора 12 импульсов. Этот же сигнал поступает на вход i-ro элемента задержки группы 13,и,задержанный,передаетс на соответствующий вьпсод идентификации сбоеь группы 19 устройства.Элементы задержки группы 13 служат дл сообщени о начале ньздачи информации, характеризующей сбой. Единич-ные сигналы с выхода генерат ора 12 импульсов проход т через i-й элемент И третьей группы 11 на вход i-ro блока 14 пам ти группы, обеспечива выдачу информации в виде сигналов из последовательно расположенных п регистров 22 i-ro блока 14 пам ти группы на соответI ствующие информационные выхода группы устройства.When the i-ro signal arrives, it passes through the i-th element of AND of the first group 2 and is stored in the iM trigger 4 of the first register 3 and in the iM trigger of group 6 of the second register 5, and also through the first element OR 7 sets the trigger 8 to the unit the The zero level from the inverse output of the i-ro trigger of group 6 closes the i-th element AND of the first group 2, the zero level from the inverse output of the i-ro trigger of group 4 closes the element AND 9. The single level from the direct output of the i-ro trigger of group 4 enters on the first inputs of ix elements And the second 10 and third 11 groups. The third input of each i-ro element And the second group 10 receives a single level from the direct output of the i-th trigger of group 6, the single level from the direct output of trigger 8 starts the generator 12 pulses. A single signal from the output of the generator 12 pulses passes through the i-th element of the second group 10. The signal from the output of the i-ro element and the second group 10 zeroes the i-th group 6, thereby allowing the input to the input of a new 1st signal of failure and closing the i-th element AND the second group 10 for passing the following single signals from the generator 12 pulses. The same signal arrives at the i-ro input of the delay element of group 13, and, delayed, is transmitted to the corresponding identification steps for the device group 19 failure. The delay elements of group 13 are used to report the beginning of the generation of information characterizing the failure. Single signals from the output of the generator 12 pulses pass through the i-th element AND of the third group 11 to the input of the i-ro block 14 of the memory of the group, providing information in the form of signals from successive n registers 22 of the i-ro block 14 of the memory These groups on the corresponding information output group devices.

Если во врем выдачи информации по i-му сигналу сбо возникает новыйIf during the issuance of information on the i-th signal fails, a new

i-й сигнал сбо , то он проходит через элемент И первой группы 2 и запоминаетс в i-M триггере группы 6. Единичный уровень с пр мого выхода i-ro триггера группы 6 поступает на третий вход i-ro элемента И второй группы 10 С приходом единичного сигнала от генератора 12 импульсов факт возникновени i-ro сигнала сбо будет виден в виде сигнала на соответствующем выходе группы идентификации сбоев устройства , после чего 1-й триггер группы 6 обнул етс . The i-th signal fails, then it passes through the AND element of the first group 2 and is stored in the iM trigger of group 6. The unit level from the direct output of the i-th trigger of group 6 goes to the third input of the i-ro element AND of the second group 10 With the arrival of a single the signal from the pulse generator 12 that the occurrence of the i-ro signal fails will be seen as a signal at the corresponding output of the device failure identification group, after which the 1st trigger of group 6 is zeroed.

Работа устройства при поступленииDevice operation at admission

К-го (К 1П,К 1 1) аварийного сигнала во врем выдачи информации по 1-му сигналу сбо аналогична описанной , за исключением исходного состо ни , триггер 8 - в единичном состо нии и генератор 12 импульсов запущен.The K-th (K 1P, K 1 1) alarm signal during the issuance of information on the 1st signal is similar to that described, except for the initial state, trigger 8 is in the single state and the generator of 12 pulses is started.

В момент окончани выдачи информации по 1-му сигналу сбо 1-й блок 14 пам ти группы вьщает сигнал окончани выборки, который обнул ет i-й триггер групшл 4 и через второй элемент ИЛИ 16, задержанный на врем переходных процессов в i-м триггере группы элементом 15 задержки, поступает на соответствукщий вход элемента И 9. В случае, если устройство не ведет выдачу информации по какомунибудь другому сигналу сбо (регистр 3 - в нулевом состо нии), указанный сигнал проходит через элемент И 9 и обнул ет триггер 8, нулевым уровнем с пр мого выхода которого останавливаетс генератор 12 импульсов. Устройство находитс в исходнс состо нии , о чем сигнализирует единичньй уровень на выходе 20 исправности.At the moment the information is output on the 1st signal, the 1st block 14 of the memory of the group causes the end-of-sample signal, which zeroed in the i-th trigger of group 4 and through the second element OR 16, which was delayed by transients in the i-th trigger group delay element 15, arrives at the corresponding input element AND 9. If the device does not transmit information on any other signal failure (register 3 is in the zero state), the specified signal passes through the element 9 and zeroes the trigger 8, the zero level from the direct output of which is about pulse generator 12 is set. The device is in its initial state, which is signaled by a single level at the output 20 of health.

Рассмотрим работу блока 14 пам ти фиг. 2. В исходном состо нии счетчик 29 адреса - в нулевом состо нии.Consider the operation of memory block 14 of FIG. 2. In the initial state, the counter 29 of the address is in the zero state.

Единичный уровень с нулевого выхода дешифратора 30 присутствует на первы входах всех га элементов И 23 первой группы. На всех остальных выходах дешифратора - нулевые уровни.The unit level from the zero output of the decoder 30 is present at the first inputs of all hectares of elements And 23 of the first group. On all other outputs of the decoder - zero levels.

При поступлении сигнала на вход 28 он проходит через те из элементов И 23 первой группы, на вторые входы которых с выходов первого регистра группы 22 поступает единичньй уровень . Информаци в виде комбинации сигналов через элементы ИЛИ группы 25вьщаетс на группы 27 блока пам ти . Задержанный элементом 21 задержки сигнал с входа блока поступает на счетный вход счетчика 29, увеличива его содержимое на единицу. На первом выходе дешифратора 30 по вл етс единичньй уровень. Блок пам ти готов к выборке информации из очередного регистра группы 22. При поступлении fc-ro сигнала чтени производитс выборка информации из l--ro регистра группы 22 и на t-u выходе дешифратора 30 возникает единичный уровень. Положительный перепад с последнего выхода дешифратора 30 дифференцируетс узлом 24 дифференцировани , сигнал с выхода которой обнул ет счетчик 29 адреса .и вл етс выходом окончани выборки блока.When a signal arrives at input 28, it passes through those of elements AND 23 of the first group, to the second inputs of which, from the outputs of the first register of group 22, a single level arrives. The information in the form of a combination of signals through the elements of OR of group 25 is inserted into groups 27 of the memory block. Delayed by the delay element 21, the signal from the block input is fed to the counting input of the counter 29, increasing its content by one. At the first output of the decoder 30, a unit level appears. The memory unit is ready to fetch information from the next register of group 22. When the reading signal fc-ro is received, information is sampled from the l-ro register of group 22 and a single level occurs at the t-u output of the decoder 30. The positive differential from the last output of the decoder 30 is differentiated by the differentiation unit 24, the signal from the output of which zeroed the address counter 29 and is the output of the block end sampling.

Использование в предлагаемом устройстве новых элементов и новых св зей Известного позвол ет повысить быстродействие устройства за счет независимой выдачи информации по каждому из возникающих аварийному сигналу и осуществл ть фиксацию возникающих сигналов .сбоев практически в реальном масштабе времени, в чем достаточно часто возникает необходимость , например, при диагностировани ЦВМ.The use of new elements and new connections in the proposed device allows the device to increase its speed by independently issuing information on each of the alarms that occur and fixing the malfunction signals that occur almost in real time, which is often necessary, for example, when diagnosing digital computers.

Claims

DEVICE FOR FIXING FAILURES, containing two registers, a pulse generator, a first group of AND elements and a group of delay elements, characterized in that, in order to improve the performance of the device, two groups of AND elements are introduced into it, a group of memory blocks, an AND element, two OR elements , a delay element and a trigger, with the first inputs of the AND elements of the first group forming a group of device inputs, the outputs of the AND elements of the first group connected to the unit inputs of the corresponding bits of the first and second registers and the corresponding inputs the first OR element, the output of which is connected to a single input of the trigger, the zero input of which is connected to the output of the And element, whose inputs are connected to the inverse outputs of the first register and the output of the delay element, the input of which is connected to the output of the second OR element, the direct outputs of the first register are connected to the first the inputs of the corresponding elements And the second and third groups, the second inputs of the elements And the second and third groups are connected to the output of the pulse generator, the trigger input of which is connected to the direct output of the trigger, direct the outputs of the second register are connected to third inputs of the corresponding AND gates of the second group, whose outputs are connected to inputs of respective delay elements group and setting inputs 0 "of the respective bits of the second register, the inverted outputs of which 5 _t are connected to second inputs of respective AND gates of the first group, the outputs elements of the third group are connected to the inputs of the corresponding memory blocks of the group, the information outputs of which form a group of information outputs of the device, the outputs of the back The group's arms form a group of device failure identification outputs. The outputs of the sample selection of memory blocks of the group are connected to the 0 inputs of the corresponding bits of the first register and the corresponding inputs of the second OR element, the direct and inverse trigger outputs are, respectively, the device failure and service outputs.

SU „1151968