SU1149257A1 - Устройство дл выборки команд - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВЫБОРКИ ,КОМАНД, содержащее два блока пам ти, первый и второй счетчики, информационные входы которых  вл ютс  первым и вторым адресными входами устройства , выходы первого и второго счетчиков соединены с адресными входами первого блока пам ти, выход переноса первого счетчика соединен со счетным входом второго счетчика, информационный вход второго блока пам ти соединен с выходом первого блока пам ти, выход второго блока пам ти  вл етс  информационным выходом устройства, отличающеес   тем, что, с целью сокращени  аппаратурных затрат, оно содержит первый, второй и третий триггеры, схему сравнени , третий счетчик и два элемента И, выходы которых соединены со счетными входами первого и третьего счетчиков соответственно и с входами чтени  и записи второго блока пам ти соответственно, выход второго элемента И  вл етс  и первым сигнальным выходом устройства , выход первого элемента И соединен с входом чтени  первого блока пам ти, выходы первого и третьего счетчиков соединены соответственно с адресными входами записи и чтени  второго блока пам ти и с первым и вторым входами схемы сравнени , выход которой соединен с информационными входами первого и второго триггеров , первые входы первого и второго элементов И соединены с выходами первого и второго триггеров, вторые входы первого и второго элементов И соединены с первым и вторым тактовыми входами устройства соответственно , запасный вход устройства соединен с установочными входами (Л всех счетчиков, первый вход сброса и единичньй вход третьего триггера соединены с выходами переноса первого и третьего счетчиков соответственно, выход третьего триггера  вл етс  вторым сигнальным выходом устройства, выходы второго и третьего счетчиков  вл ютс  первьм и вторым адресными выходами устройства соответственно, тактовый вход первого триггера и первый вход сброса второго триггера соединены с выходом первого элемента И, первый единичный вход первого триггера и вторые входы сброса второго и третьего триггеров соединены с запрос ным входом устройства, первый адресный вход которого соединен с информационным входом третьего счетчика, второй единичный вход первого триггера и тактовый вход второго триггера соединены с выходом второго элемента И.

Description

Изобретение относитс  к вычисли тельной технике. Известно устройство выборки команд , содержащее счетчик адреса команд , блок пам ти и регистр команд Недостатком этого устройства  вл  етс  низкое быстродействие. Наиболее близким по технической сущности к изобретению  вл етс  устройство , содержащее буфер команд, блок пам ти и счетчик 2 . Недостатком известного устройства  вл етс  большой объем оборудовани  . Цель изобретени  - сокращение аппаратурных затрат. Поставленна  цель достигаетс  тем что в устройство дл  выборки команд содержащее два блока пам ти, первый и второй счетчики, информационные входы которых  вл ютс  первым и вторым адресными входами устройства, выходы первого и второго счетчиков соединены с адресными входами первого блока пам ти, выход переноса первого счетчика соединен со счетным входом второго счетчика, информационный вход второго блока пам ти соединен с выходом первого блока пам ти, выход второго блока пам ти  вл етс  информационным выходом устройства, введены первый, второй и третий триггеры, схема сра нени , третий счетчик и два элемента И, выходы которых соединены со счетными входами первого и третьего счетчиков соответственно и с входами чтени  и записи второго блока пам ти соответственно, выход второг элемента и  вл етс  первым сигнальны выходом устройства, выход первого элемента И соединен с входом чтени  первого блока пам ти, выходы первого и третьего счетчиков соединены соответственно с адресными входами запис и чтени  второго блока пам ти и с первым и вторым входами схемы сравне ни , выход которой соединен с информ ционными входами первого и второго триггеров, первые входы первого и второго элементов И соединены с вьгхо дами первого и второго триггеров, вторые входы первого и второго элементов И соединены с первым и вторым тактовыми входами устройства соответ ственно, запросньй вход устройства соединен с установочными входами всех счетчиков, первый вход сброса и единичный вход третьего триггера соединены с выходами переноса первого и третьего счетчиков соответственно , выход третьего триггера  вл етс  вторым сигнальным выходом устройства, выходы второго и третьего счетчиков  вл ютс  первым и вторым адресными выходами устройства соответственно , тактовый вход первого триггера и первый вход сброса второго триггера соединены с выходом первого элемента И, первый единичный вход первого триггера и вторые входы сброса второго и третьего триггеров соединены с запросным входом устройства, первый адресный вход которого соединен с информационным входом третьего счетчика, второй единичный вход первого триггера и тактовый вход второго триггера соединены с выходом второго элемента И. На чертеже приведена структурна  схема предлагаемого устройства. Устройство содержит счетчики 1 и 2, блоки 3 и 4 пам ти, счетчик 5, элементы И 6 и 7, триггеры 8 и 9, схему 10 сравнени , триггер 11, адресные входы 12 и 13 устройства, информационный выход 14 устройства, запросный вход 15 устройства, тактовые входы 16 и 17 устройства, сигнальные выходы 18 и 19 устройства , а;.рескые выходы 20 it 2} устройства . Счетчики 1 и 2 предназначены дл  счета младшей и старшей части адреса очередной команды, выбираемой из блока 3 пам ти и образуют единый счетчик команд. Блок 3 пам ти предназначен дл  хранени  команд. Блок 4 предназначен дл  промежуточного хранени  команд, выбираемых из блока 3 пам ти, и представл ет собой быстродействующий блок пам ти, имеющий раздельные входы записи и считывани . Счетчик 5 предназначен дл  счета адреса команды, выбираемой из блока 4. Элемент И 6 предназначен дл  формировани  сигналов заполнени  блока 4 при наличии тактовых сигналов с входа 16 и отсутствии запрета с триггера 9. Элемент И 7 предназначен дл  формировани  сигнала считыва ни  команды при наличии запроса с входа 15 и отсутствии запрета с триггера 8. Триггер 8 предназначен дл  вьща- ; чи сигнала Запрет считывани , если блок 4 пуст. Триггер 9 предназначен

дл  выдачи сигнала Запрет записи, если в блоке 4 нет свободного места. Схема 10 сравнени  предназначена дл  вьщачи сигнала при совпадении кодов на счетчике 5 чтени  и счетчике 1.

Триггер 11 предназначен дл  выдачи сигнала на выход 19, если адрес записи в блок 4 на счетчике 1 оказалс  меньше .адреса чтени  на счетчике Входы 12 и 13 предназначены дл  занесени  адреса команды в счетчики 1, 2 и 5 в начале работы и при вьшолнении команд переходов сигнал приводит к исходное состо ние триггеры 8,9 и 1

Выход 14 предназначен дл  выдачи очередной команды,сопровождаемой синхронизирующим сигналом на выходе 18.

С входа 15 поступают сигналы запроса на очередную команду в виде последовательности импульсов, которые прекращаютс  после вьщачи сигнала с выхода 18. На вход 17 поступает последовательность импульсов от генератора , период которых равен циклу обращени  к пам ти. Будем считать, что сигналы с входов 16 и 17 сдвинуты друг относительно друга.

На выходы 20 и 21 поступает адрес команды, подлежащий выполнению, причем , если на выходе 19 имеетс  единичный сигнал, то код на выходе 20 должен быть уменьшен на единицу дл  получени  действительного значени  адреса.

Устройство работает следующим образом .

В блоке пам ти наход тс  команды, подлежащие выполнению. Устройство приходит в исходное состо ние при подаче на входы 12 и 13 адреса начальной команды, сопровождаемой стробирующим сигналом 15, При этом старшие разр ды адреса команды записываютс  в счетчик 2, а мпадшие в счетчики 1 и 5. Кроме того, сигнал 15 устанавливает в единичное состо ние триггер 9, в нулевое состо ние триггер 8, в нулевое состо ние триггер 11, сигнал с которого поступает на выход 19 и свидетельствует о том, что код на счетчике 5 не больше кода на счетчике 1. Сигналы с входа 16 не проход т через элемент И 7 и удовлетвор ютс , поскольку блок 4 пуст. Сигнал с входа 17 (от генератора импульсов), пройд  элемент И 6, поступит на вход чтени , прочтет команду из блока 3 п

адресу, хранимому в счетчиках команд 1 и 2 и по заднему фронту, поступив на вход записи блока 4, запишет эту команду по адресу, наход щемус  в счетчике 1. Кроме того, сигнал с элемента И 6 увеличит на единицу содержимое счетчика 1 подготавлива  адрес следующей команды, а также установит в единицу триггер 8, разреша  чтение из блока 4. Если после окончани  очередного чтени  из блока 3 пам ти оказываетс , что код в счетчике 1 совпадает с кодом в счетчике 5, то блок 4 полностью зан т. Задний фронт сигнала элемента И 6 поступит на синхронизирующий вход триггера 9, и, поскольку выход схемы 10 в единичном состо нии, триггер 9 установитс  в нулевое состо ние и закроет элемент И 6. Заполнение блока 4 будет прекращено.

Если блок 4 не пуст, то запрос на команду, пройд  через элемент И 7 поступит на вход чтени  блока 4, подаст на выход 14 команду по адресу, хран щемус  в счетчике 5 чтени , -и поступит на выход 18 в качестве строба выдачи. Сигнал с элемента И 7 прибавит единицу к счетчику 5 и, сброс триггер 9, разрешит чтение из блока 3 пам ти. Если при чтении из блока 4 произойдет совпадение кодов на счетчиках 1 и 5, то блок 4 полностью выбран. Цри этом, по заднему фронту сигнала с элемента И 7 триггер 8 переводитс  в нулевое положение, а элемент И 7 закрыт - чтение команд запрещено. В результате триггер 9 сбрасываетс  первой командой чтени  из блока 4, а триггер 8 - первой командой записи в блок 4.

Рассмотрим процедуру изменени  адресов в счетчиках 1, 2, и 5.

В исходном состо нии в счетчики 1 и 5 заноситс  один и тот же код и счетчик 5 выполн ет функцию счета младшей части адреса следующей команды. Поскольку чтение из  чейки блока 4 происходит только после записи информации в нее, то адрес записи на счетчике 1 должен быть больше адреса чтени  на счетчике 5. В этом случае адрес очередной команды, подлежащей выполнению, получаетс  на выходах 20 и 21, т.е. старшие разр ды поступают со счетчика 2, а младшие - со счетчика 5. Однако, пусть счетчик 5 обнулен (0...0) и в некоторый мо5 мент произошла запись в блок А по последнему адресу 111 (содержимое счетчика 1), а чтение должно происходить из  чейки с адресом 110 то следующий импульс с элемента И 6 обнулит счетчик 1, сигнал переноса которого прибавит единицу к содержи мому счетчика 2 (0...01) и установи в единичное состо ние триггер 11, В этом случае код на счетчике 1 окажетс  меньше кода на счетчике 5 и дл  получени  действительного следующей команды О ... 0/Ct,lQ/Ctjнеобходимо вычесть единицу из кода на счетчике 2 (выход 20), о чем свидетельствует сигнал на выходе 19. Поскольку адрес следующей команды 57 необходим дЛ  выполнени  команды перехода относительно текущего адреса команды, то формирование нового адреса происходит в арифметико-логическом блоке пу.тем суммировани  текущего адреса со смещением, В св зи с этим вычитание указанной единицы не вызывает трудностей. Когда в приведенном выше примере происходит переполнение счетчика 5, то сигнал его переноса сбросит триггер 11, на выходе 19 окажетс  О и, следовательно, код на выходах 20 и 21 соответствует адресу очередной команды. Применение изобретени  позвол ет сократить объем оборудовани  устройства .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫБОРКИ КОМАНД, содержащее два блока памяти, первый и второй счетчики, информационные входы которых являются первым и вторым адресными входами устройства, выходы первого и второго счетчиков соединены с адресными входами первого блока памяти, выход переноса первого счетчика соединен со счетным входом второго счетчика, информационный вход второго блока памяти соединен с выходом первого блока памяти, выход второго блока памяти является информационным выходом устройства, отличающе е— с я тем, что, с целью сокращения аппаратурных затрат, оно содержит первый, второй и третий триггеры, схему сравнения, третий счетчик и два элемента И, выходы которых соединены со счетными входами первого и третьего счетчиков соответственно и с входами чтения и записи второго блока памяти соответственно, выход второго элемента И является и первым сигнальным выходом устрой ства, выход первого элемента И соединен с входом чтения первого блока памяти, выходы первого и третьего счетчиков соединены соответственно с адресными входами записи и чтения второго блока памяти и с первым и вторым входами схемы сравнения, выход которой соединен с информационными входами первого и второго триггеров, первые входы первого и второго элементов И соединены с выходами первого и второго триггеров, вторые входы первого и второго элементов И соединены с первым и вторым тактовыми входами устройства соответственно, запасный вход устройства соединен с установочными входами всех счетчиков, первый вход сброса и единичньй вход третьего триггера соединены с выходами переноса первого и третьего счетчиков соответственно, выход третьего триггера является вторым сигнальным выходом устройства, выходы второго и третьего счетчиков являются первьм и вторым адресными выходами устройства соответственно, тактовый вход первого триггера и первый вход сброса второго триггера соединены с выходом первого элемента И, первый единичный вход первого триггера и вторые входы сброса второго и третьего триггеров соединены с запрос* ным входом устройства, первый адресный вход которого соединен с информационным входом третьего счетчика, второй единичный вход первого триггера и тактовый вход второго триггера соединены с выходом второго элемента И.

   >