SU1144188A1 - Устройство задержки - Google Patents

Abstract

УСТРОЙСТВО ЗАДЕРЖКИ, содержащее датчик кода, генератор, формирователь тактовых импульсов и блок задержки переднего фронта, первьй вход которого подключен к входу устройства и входу датчика кода, второй вход - к выходу формировател  тактовых импульсов, третий вход - к выходу генератора и входу формировател  тактовых импульсов, причем блок задержки переднего фронта состоит из первого и второго счетчиков, оперативного запоминающего устройства и узла управлени , первый, второй и третий входы которого  вл ютс  соответственно первым, вторьм и третьим входами блока задержки переднего фронта , а выход соединен со счетным входом первого счётчика, разр дные выходы которого соединены с информационными входами оперативного запоминакщего устройства, выходы которого соединены с информационнымивходами второго счетчика, о т л и ч.а ю щ е е с   тем, что, с целью расширени  диапазона задержек при сохранении длительности задерживаемых импульсов , в него дополнительно введены элемент НЕ, триггер, блок формировани  адреса и блок задержки заднего фронта, идентичный блоку задержки переднего фронта, причем выходы блоков задержки переднего и заднего фронтов подключены к соответствующим входам триггера, выход которого  вл етс  выходом устройства, первый вход блока задержки заднего фронта через элемент НЕ подключен к входу устройства, одноименные вторые, третьи , а также первые и вторые дополнительные входы блоков задержки переднего и заднего фронтов объединены (Л и подключены также соответственно: с вторые - к управл ющему входу блока формировани  адреса, первый дополнительный - к второму выходу формировател  тактовых импульсов, второй дополнительный - к адресному выходу блока формировани  адреса, первые информационные выходы датчика кода 4 подключены к объединенным информациlik онньм входам блоков задержки переднего и заднего фронтов, а вторые - к 00 00 информационным входам блока формировани  адреса, в каждый .из блоков задержки переднего и заднего фронтов дополнительно введен элемент ИЛИ. выход которого  вл етс  выходом со ответствующего блока задержки фронта, первый вход элемента ИЛИ подключен к выходу старшего разр да первого счетчика, объединенного с четвёртым входом соответствующего узла управ- лени , третий вход которого соединен также со счетным входом второго счет

Description

чика, а второй вход элемента ИЛИ с выходом второго счетчика, при этом в каждом из блоков задержки фронта информационные входы первых счетчи-, ков  вл ютс  информационными входами соответствующего блока задержки, управл ющий вход оперативного запоминающего устройства  вл етс  первым дополнительным , а адресные входы оперативного запоминающе го устройства  вл ютс  вторым дополнительным входом соответствующего блока задержки фрон та .

Изобретение относитс  к вычислительной технике и может быть использовано в системах цифровой обработки радио- и гидролокационных сигналов. Известно устройство задержки, содержащее генератор тактовых импульсов , узлы формировани  тактовых импульсов , элемент совпадени , рабочий и установочный счетчик, многоразр дный элемент совпадени , входы которо го подключены соответственно к выходам рабочего и установочного счетчиков Л , Указанное устройство имеет недостаточную точность при задержке импульсов много больше периода их.следовани  . Наиболее близким по технической сущности к изобретению  вл етс  устройство задержки, содержащее датчик кода, генератор, формирователь тактовых импульсов, регистр и блок задержки, состо щий Из первого и второго счетчиков, запоминающего устройства и узла управлени , включающего в себ  два элемента управлени , первый вход первого элемента управлени   вл етс  входом устройства и соединен входом датчика кода с одним из входов формировател  тактовых импульсов, другие входы которого соединены соответственно с выходом первого счетчика и с выходом генератора тактовых импульсов, соединенным также с объединенными одними входами первого и второго элементов управлени , выходы кйторых подключены соответственно к тактовым входам первого и второго счетчиков, выходы первого счетчика - к входам запоминающего устройства, другие входы которого подключены с оответственно к выходу формировател  тактовых импульсов, к выходу регистра и входу второго элемента управлени , а выходы - к информационным входам второго счетчика, выход которого соединен с третьим входом второго элемента управлени , информационные входы регистра соединены с выходами датчика кода, а его установочный вход - с установочным входом первого счетчика и с другим выходом формировател  тактовых импульсов z. Недостатки известного устройства недостаточно широкий диапазон задержек и отсутствие сохранени  длительности задерживаемых импульсов. Целью изобретени   вл етс  расщирение диапазона задержек при сохранении длительности задерживаемых импульсов , , Поставленна  цель достигаетс  тем, что в устройство задержки, содержащее датчик кода, генератор, формирователь тактовых импульсов и блок задержки переднего фронта, первый вход которого подключен к входу устройства и входу датчика кода, второй вход к выходу формировател  тактовых импульсов , третий вход - к ВЫХОДУ генератора и входу формировател  тактовых импульсов, причем блок задержки переднего фронта состоит из первого и второго счетчиков, оперативного запоминающего устройства и узла управлени , первый, второй и третий входы которого  вл ютс  соответственно первым, вторым и третьим входами блока задержки переднего фронта, а выход соединен .со счетным входом первого счетчика, разр дные выходы которого соединены с информационными входами оперативного запоминающего устройства, выходами соединенного с информационными входами второго счетчика, введены элемент НЕ, триггер , блок формировани  адреса и блок задержки заднего фронта, идентичный блоку задержки переднего фронта при чем выходы блоков задержки переднего и заднего фронтов подключены к соответствующим входам триггера, выход которого  вл етс  выходом устройства , первый вход блока задержки задне го фронта через элемент НЕ подключен к входу устройства, одноименные вторые , третьи и вторые дополнительные входы блоков задержки переднего и заднего фронтов объединены между и подключены также соответствец ю : вторые - к управл ющему входу блока формировани  адреса, первый дополнитепьньй - к второму выходу формирова тел  тактовых импульсов, второй дополнительньй - к адресному выходу блока формировани  адреса, первые информационные выходы датчика кода подключены к объединенным информационным входам блоков задержки переднего и заднего фронтов, а вторые - к информационным входам блока формировани  адреса, в каждьй из блоков задержки переднего и заднего фронтов дополнительно введен элемент ИЛИ, выход которого  вл етс  выходом соответствукнцего блока задержки фронта , первьй вход элемента ИЛИ подключен к выходу старшего разр да первого счетчика, объединенного с четвертым входом соответствующего узла управлени , третий вход которого соединен также со счетным входом второго счетчика, а второй вход элемента ИЛИ - с выходом второго счетчика , при этом в каждом из блоков задержки фронта информационные входы первых счетчиков  вл ютс  информационными входами соответствующего блока задержки, управл ющий вход оперативного запоминакщего устройства  вл етс  первым дополнительным, а адресные входы оперативного sanovaiнающего устройства  вл ютс  вторым дополнительным входом соответствующе го блока задержки фронта. I На фиг. 1 приведена структурна  электрическа  схема предложенного устройства задержки; на фиг. 2 структурна  схема блока формировани  адреса; на фиг. 3 - таблица, по сн  юща  работу блока формировани  адре са; на фиг. 4 - временна  диаграмма работы устройства задержки; на фиг.5 схема узла управлени ; на фиг. 6 схема формировател  тактовых импульсов . Устройство задержки содержит датчик 1 кода, генератор 2, формирователь 3 тактовых импульсов, блок 4 задержки переднего фронта,, первый вход которого подключен к входу устройства и входу датчика 1 кода, второй вход - к выходу формьгровател  3 тактовых импульсов, третий вход - к выходу генератора 2 и входу формировател  3 тактовых импульсов,, блок 4 задержки переднего фронта, в который вход т nepBbrii 5 и второй 6 счетчики, оперативное запоминающее устройство 7 и узел 8 управлени , первьй, второй и третий входы которого  вл ютс  соответственно первым, вторым и третьим входами блока 4 задержки переднего фронта , а выход соединен со счетным входом первого счетчика 5, разр дные выходы которого соединены с информационными входами оперативного запоминающего устройства 7, выходы которого соединены с информационными входами второго счетчика 6, элемент ИЛИ 9, выход которого  вл етс  выходом блока 4 задержки переднего фронта, первьй вход элемента ИЛИ подключен к выходу старшего разр да первого счетчика 5, объединенному с четвертым входом узла 8 управлени , третий вход которого соединен также со счетным входом второго счетчика 6, а второй вход элемента ИЛИ 9 - с выходом второго счетчика 6. Устройство задержки содержит также блок 10задержки заднего фронта идентичньй блоку задержки переднего фронта, содержащий первьй 11 и второй 12 счетчики, оперативное запоминающее устройство 13 и узел 14 . управлени , входы которого  вл ютс  соответствукнцими входами блока 10 задержки заднего фронта, а выход сое динен со счетным входом первого счетчика 11, разр дные выходы которого соединены с информационными входами оперативного запоминаю1цего устройства 13, выходами соединенного с информационными входами второго счетчика 12, элемент ИЛИ 15, выход которого  вл етс  выходом блока 10 задержки заднего фронта, первый вход элемента ИЛИ 15 подключен к выходу старшего разр да первого счетчика 11,

объединенного с четвертым входом соотв€ тствуннцего узла управлени , третий вход которого соединен также со счетным входом второго счетчика 12

Выходы блоков переднего и заднего фронтов подключены к соответствующим входам триггера 16, выход которого  вл етс  выходом устройства, первьй вход блока 10 задержки заднего фронта через элемент НЕ 17 подключен к входу устройства, одноименные вторые, третьи, а также первые и вторые дополнительные входы блоков задержки переднего 4 и заднего 10 фронтов объединены между собой и подключены также соответственно: вторые к управл ющему входу блока 18 формировани  адреса, первый дополнительный - к второму входу формировател  3 тактовых импульсов, второй допелнитель .ный -.к адресному выходу блока 18 формировани  адреса, первые информационные выходы датчика 1 кода подключены и объединены информационным входам блоков задержки переднего 4 и заднего 10 фронтов, а вторые - к информационным входам блока 18 формировани  адреса.

Информационными входами блоков задержки переднего 4 и заднего 10 фронтов  вл ютс  информационные входы соответствующих первых счетчиков 5 и 11, управл ющий вход оперативного запоминающего устройства в каждом из блоков задержки  вл етс  первым дополнительным, а адресные входы оперативного запоминающего устройства - вторым дополнительным входом соответствующего блока задержки фронта . Блок 18 формировани  адреса (фиг. 2) содержит суммирующий счетчи 19, эычитатель 20, первьй 21 и вто-. рой 22 элементы И, элемент ИЛИ 23 и элемент НЕ 24.

Информа1дионные выходы суммирующего счетчика 19 соединены с входами вычитател  20, а также с входами элемента И 21, управл ющий вход которого соединен с выходом элемента НЕ 24, выход которого соединен-с суммирующим входом счетчика 19, а также с управл ющим входом элемента И 22 и  вл етс  управл ющим входом блока 18 .формировани  адреса. Информационные выходы вычитател  20 соединены с входами элемента И 22, выходы которого соединены с первыми входами элемента ИЖ 23, вторые входы

которого соединены с выходами элемента И 21, а выходы  вл ютс  адресными выходами блока 18 формировани  .адреса. Формирователь 3 тактовых импульсов (фиг. 6) содержит делитель 25 частоты, одновибратор 26, регистр 27 сдвига, элемент НЕ 28. Входом формировател  3 тактовых импульсов  вл етс  вход делител  25 частоты с коэффициентом делени  Kg-. Выход делител  25 частоты  вл етс  первым вьсходом формировател  3 тактовых импульсов, а также соединен с входом одновибратора 26. Выход последнего соединен с информационным входом регистра 27 сдвига, синхровход которого соединен с входом формировател  3 тактовых импульсов, а выход (Krf--2)-ro разр да - с входом элемента НЕ 28. Выход последнего  вл етс  вторым выходом формировател  3 тактовых импульсов. Узел делени  8 (фиг. 5) содержит элемент ИЛИ 29, RS-триггер 30 и элемент И 31.

Входы элемента ИЛИ 29, а также одни из входов RS-триггера 30 и элемента И 31  вл ютс  входами узла 8(14) управлени . Выход элемента 29 ИЛИ соединен с другим входом RS-триггера 30,выход которого соединен с другим входом элемента И 31, выход которого  вл етс  выходом узла управлени .

Устройство задержки работает следующим образом.

В датчик 1 заноситс  информаци  путем запоминани  двоичных-ксздов,соответствующих величинам а и k.Величины аии служат дл  представлени  задержки в виде T,j (k - 1) Ь.

где Т - период задержки импульсного сигнала; .

(k-1) - целое число периодов тактовой частоты;

Т г период импульсов на первом выходе формировател  Zu at(a - число импульсов генератора; t,-- период импульсов генератора , причем TY :6 U 2Т) .

Информаци , представленна  числом а, из датчика 1 кода поступает на информационные входы первьк счетчиков 5 и 11 блоков 4 и 10 задержки фронтов , а информадщ , представленна  числом k, - на вход уменьшаемого вычитател  20 блока 18 формировани  адреса. 7 Импульсы с выхода генератора 2 посто нно поступают на первые входы узлов 8 и 14 управлени , на вход формировател  3 тактовых ймПульсов и на входы счетчиков 6 и 12. С перво го выхода формировател  тактовые импульсы также посто нно поступают на вторые входы узлов 8 и 14 управлени  и на управл ющий вход блока 18 форми ровани  адреса. С второго выхода формирователЯ 3 тактовых импульсов импульсы посто нно поступают на управл ющие входы оперативных запоминающих устройств (ОЗУ) 7 и 13. Так как в начальньш момент в блок 18 формировани  адреса информаци  не введена, то на его выходе код адреса отсутствует. До прихода входного импульса также отсутствуют сигналы на выходах счетчиков 5 и 11. После прихода входного импульса с выходов датчика 1 кода в счетчики 5 и 11 переписываетс  код, соответствуюпшй величине задержки Д . Импульсы генератора 2 после записи кода в счетчики начинают прстурать через узлы.В и 14 управлени  на вычитающие входы счетчиков 5 и 1 блоков 4 и 10 задержки фронтов. Счетчики 5 и 11 вычитают количест во импульсов из записанного в них числа, соответствующего Д , до по влени  первого после прихода входного сигнала импульса Запись, кот рый поступает с второго выхода формировател  3 на управл ющие входы ОЗУ 7 и 13. В момент перезаписи код из счетчиков 5 и 11 в ОЗУ 7 и 13 та товый импульс, поступающий из перво го вЬкода формировател . 3 на вторые входы узлов В и 14 управлени , прекращает прохождение импульсов ге-. нератора через узлы В и 14 управлени , тем самым останавливаетс  рабо та счетчиков 5 и 11. В ОЗУ записыва етс  код, соответствующий времени ( & - t,jn), по адресу, который по ступает с выхода блока 18 формирова ни  адреса. По этому же адрес-у, кот рый вьщает блок формировани  адреса через врем , равное kX, происходит чтение числа, соответствующего (А перезапись его во вторые счетчики 6 и 12 блоков задерж ки фронтов, на вычитающие входы кот рых посто нно поступают импульсы генератора . 88 Импульс переполнени  счетчика 6 блока 4 задержки переднего фронта поступает через элемент ИЛИ 9 па единичный вход триггера 16, а импульс переполнени  счетчика 12 блока 10 задержки заднего фронта - через элемент ИЛИ 15 на нулевой вход триггера 16 на выходе которого формируетс  задерживаемый импульс. На временной диаграмме (фиг. 4) приведены импульсы а с выхода генератора 2, импульсы 5 с первого выхода формировател  3 тактовых импульсов , импульс в входной, импульсы 1 с выхода узла 8 управлени , импульс д, с второго выхода формировател  3 тактовых импульсов, импульс е переполнени  счетчика 6(12), импульс с выхода триггера 16, импульс з с выхода элемента НЕ 17, импульсы и с выхода узла 14 управлени , импульс k переполнени  счетчика 12, импульс л выходной . Блок 18 формировани  адреса (фиг. 2) работает следующим образом. По приходу входного импульса с выходов датчика 1 кода код, соответствующий числу k, поступает на ЕХОД уменьшаемого вычитател  20, На вход суммирующего счетчика 19 поступают импульсы с первого выхода формировател  3, которые одновременно поступают на управл юпщй вход элемента И 22 и через элемент НЕ 24 на управл юпщй вход элемента И 21. Работа-схемы блока формировани  адреса по сн етс  таблицей фиг. 3. При отсутствии тактового импульса с первого выхода формировател  3 происходит запись числа в ОЗУ 7 и 13 по первому адресу, далее, при поступлении первого тактового импульса происходит чтение числа, записанного по 5-му адресу. Например, при считывание каждого числа, записанного в ОЗУ по тому же адресу, по которому происходит чтение, производитс  через 5 тактов. При Т Т по приходу входного сигнала импульсы генератора поступают на входы счетчиков 5 и 11. В момент переполнени  счетчиков, завис щий от формируемой задержки, на их выходах по вл ютс  импульсы переполнени , поступающие через элементы ИЛИ 9 и 15 на входы триггера 16. Эти же импульсы, поступающие на четвертые входы узлов 8 и 14 управлени . прекращают прохождение импульсов генератора через узлы управлени , что останавливает работу счетчиков 5 и 11. Особенностью предложенного устрой ства  вл етс  то, что сохранение дли тельности задерживаемого импульса осуществл етс  путем введени  блока задержки переднего фронта и блока задержки заднего фронта, которые одинаковы по своей структуре, а различие их работы состоит в том, что входной сигнал поступает на вход блока задержки заднего фронта через элемент НЕ, в то же врем  используетс  один блок формировани  адреса, который служит одновременно дл  управлени  двум  блоками задержки фронтов, что позвол ет сократить обо рудование. Введение элемента ИЛИ в блоки задержки фронтов позвол ет производить задержку импульсных сигналов в широком диапазоне измерени  Устройство задержки может быть в полнено на интегральных микросхемах средней и большой степени интеграци ( регистры, счетчики, запоминающие устройства). При этом дл  осуществл

тЧ

11, 1. 1Ф,ДiLZj

аш. ни  задержки цифрового сигнала, равной , например Т 1280 t , затраты по оборудованию на реализацию блоков задержки фронтов, узла управлени , формировател тактовых импульсов в предлагаемом устройстве и известном примерно одинаковы. Дл  обеспечени  требуемой величины задержки фронта сигнала в известном устройстве используетс  сдвигаюЕций регистр, максимальна  длина которого соответствует числу  чеек пам ти, в данном случае составл ет 128 разр дов, дл  чего необходимо 16 корпусов 133 серии (схем восьмиразр дных регистров). Дл  обеспечени  задержки обоих фронтов одновременно это составл ет 32 корпуса , в то врем  как в предлагаемом устройстве дл  этой цели служит один блок формировани  адреса, на реализацию которого требуетс  11 корпусов схем средней степени интеграции той же серии. Из сравнени  видно , что реализаци  предлагаемого изобретени  позвол ет при более высоких функциональных возможност х снизить затраты оборудовани  в блоке формиро вани  адреса примерно в три раза по сравнению с известным устройством. Упр.вл О

L I-

2lf

f Фиг 2 От

22

1/ J/

/

/f adpec/fb/ff

входам ОЗУ

.З датчика кода тч а

г 9

зП

,Вых

фиг, 5 rr lliiiiiiiiiiiiituntUHiiiuiiintHiniiniiiiiiiiiiiiiiiiiiiiiiiiHiiiiiimuiii

%г.6

Claims (1)

1. УСТРОЙСТВО ЗАДЕРЖКИ, содержащее датчик кода, генератор, формирователь тактовых импульсов и блок задержки переднего фронта, первый вход которого подключен к входу устройства и входу датчика кода, второй вход - к выходу формирователя тактовых импульсов, третий вход - к выходу генератора и входу формирователя тактовых импульсов, причем блок задержки переднего фронта состоит из первого и второго счетчиков, оперативного запоминающего устройства и узла управления, первый, второй и третий входы которого являются соответственно первым, вторым и третьим входами блока задержки переднего фронта, а выход соединен со счетным входом первого счётчика, разрядные выходы которого соединены с информационными входами оперативного запоминающего устройства, выходы которого соединены с информационными входами второго счетчика, отличающееся тем, что, с целью расширения диапазона задержек при сохранении длительности задерживаемых импульсов, в него дополнительно введены элемент НЕ, триггер, блок формирования адреса и блок задержки заднего фронта, идентичный блоку задержки переднего фронта, причем выходы блоков задержки переднего и заднего фронтов подключены к соответствующим входам триггера, выход которого является выходом устройства, первый вход блока задержки заднего фронта через элемент НЕ подключен к входу устройства, одноименные вторые, третьи, а также первые и вторые дополнительные входы блоков задержки переднего и заднего фронтов объединены и подключены также соответственно: вторые - к управляющему входу блока формирования адреса, первый дополнительный - к второму выходу формирователя тактовых импульсов, второй дополнительный - к адресному выходу блока формирования адреса, первые информационные выходы датчика кода подключены к объединенным информационным входам блоков задержки переднего и заднего фронтов, а вторые - к информационным входам блока формирования адреса, в каждый из блоков задержки переднего и заднего фронтов дополнительно введен элемент ИЛИ. выход которого является выходом соответствующего блока задержки фронта, первый вход элемента ИЛИ подключен к выходу старшего разряда первого счетчика, объединенного с четвёртым входом соответствующего узла управ- ления, третий вход которого соединен также со счетным входом второго счет (19) SU (11) .1144188 чика, а второй вход элемента ИЛИ с выходом второго счетчика, при этом в каждом из блоков задержки фронта информационные входы первых счетчи-, ков являются информационными входами соответствующего блока задержки, управляющий вход оперативного запо минающего устройства является первым дополнительным , а адресные входы оперативного запоминающе го устройства являются вторым дополнительным входом соответствующего блока задержки фрон та.