SU1144153A1 - Запоминающее устройство с самоконтролем - Google Patents

Запоминающее устройство с самоконтролем Download PDF

Info

Publication number
SU1144153A1
SU1144153A1 SU833540735A SU3540735A SU1144153A1 SU 1144153 A1 SU1144153 A1 SU 1144153A1 SU 833540735 A SU833540735 A SU 833540735A SU 3540735 A SU3540735 A SU 3540735A SU 1144153 A1 SU1144153 A1 SU 1144153A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control unit
drive
information
Prior art date
Application number
SU833540735A
Other languages
English (en)
Inventor
Гамза Дадаш Оглы Гусейнов
Муса Исмаилович Исмаилов
Рашид Муслим Оглы Мамедов
Original Assignee
Предприятие П/Я М-5933
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5933 filed Critical Предприятие П/Я М-5933
Priority to SU833540735A priority Critical patent/SU1144153A1/ru
Application granted granted Critical
Publication of SU1144153A1 publication Critical patent/SU1144153A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

I
Изобретение относитс  к запоминающим устройствам (ЗУ) и предназначено дл  использовани  в системах пам ти с повышенными тpeбoвaни  al { надежности и быстродействию, в том числе и к оперативным ЗУ, работающим в режиме процессор-канал, «санал-процессор.
Известно устройство, содержащее регистр адреса, основной накохштель , первый и второй дополнительные накопители, схему сравнени , коммутаторы, блок выборки информации и кода. Работоспособность данного устройства восстанавливаетс  путем запоминани  кодов адреса и слов отказавших  чеек @ дополнительных накопител х ft}, :
Недостатком данного устройства  вл етс  низка  надежность и малое быстродействие, обусловленное малой достоверностью контрол  и требованием дополнительного цикла дл  анализа информащш.
Наиболее близким по технической сущности к изобретению  вл етс  ЗУ с самоконтролем, содержащее адресный блок, группы основных накопителей , резервный накопитель, входной и выходные коммутаторы, элементы И, блок управлени , причем выход входного коммутатора подключен к одному из входов резерв ного накопител , выход которого соединен с одним из информационных входов выходных коммутаторов, другие информационные входы которых подключены к выходам основных накопителей , информационные входы которых подключены к одним из входов входного коммутатора и  вл ютс  информационными входами устройства один из входов блока управлени  подключен к одному из выходов адресного блока, другие выходы которого соединены с адресными входами одноименных наковителей, групп основных накопителей, выход блока управлени  подключен к другому входу резервного накопител  и первым входам элементов И, -выходы которых соединены с управлЯющши входами коммутаторов j вторые входы элементов И и другой вход блока управлени   вл ютс  управл кнцими входами устройства 2 .
Недостатками известного устройст ва  вл ютс  низка  надежность.
1531
обусловленна  отсутствием маскировани  неисправностей, возникающих в отдельных узлах контрол  и диагностики , а также недостаточное 5 быстродействие, св занное с наличием дополнительного цикла анализа после записи каждого слова в ЗУ и относительно большое врем  вццачи исправленной информации.
10 Цель изобретени  - повышение
надежности и быстродействи  устроит ства.
Поставленна  цель достигаетс  тем, что в запоминающее устройство
15 с самоконтролем, содержащее основной накопитель, резервный накопитель , коммутатор и блок управлени , причем одни входы накопителей объединены и  вл ютс  адресным входом устройства, другие входы накопителей обьеди:нены и  вл ютс  информационным входом устройства, выходы накопителей подключены к одним входам коммутатора, выход которого  вл етс  информационным выходом устройства, один вход блока управлени   вл етс  входом записисчитывани  устройства, выход блока управлени   вл етс  контрольным
0 выходом устройства, введены первый и второй блоки контрол  по четност н , блок сравнени , один вход которого соединен с выходом основного накопител  и входом первого блока
5 контрол  по четности, другой вход блока сравнени  подключен к выходу резервного накопител  и к входу второго блока контрол  по четности, выходы блоков контрол  по четности
0 и блока сравнени  соединены соответственно с другими входами коммутатора , другие входы блока управлени  подключены соответственно к выходам блоков контрол  по четности
5 и блока сравнени .
На чертеже представлена структурна  схема запоминакицего устройства с самоконтролем.
Устройство содержит основной 1 и резервный 2 накопители, вход 3 записи-считывани , первый 4 и второй 5 блоки контрол  по четности, блок 6 сравнени , коммутатор 7, выход 8 устройства, выход 9 первого блока контрол  по четности, выход 1.0 второго блока контрол  по четности , выход 11 блока сравнени , контрольный выход 12 устройства,
3
блок 13 управлени , шина 14 адреса информационна  шина 15.
Устройство работает следующим образом.
В  чейках накопителей 1 и 2 вмете с каждым словом информации записан контрольный разр д четности. При реализации режима чтени  на шину 3 запись-считывание подаетс  разрешаюв(ий сигнал, по которому информаци  с выхода основного накопител  1 и резервного накопител  2 принимаетс  одновременно на первый блок 4 контрол , второй блок 5 контрол , блок 6 сравнени , после анализа поступает на коммутатор
7и с выхода 8 последнего поступает к потребителю.
Повьшение надежности устройства осуществл етс  за счет маскировани  неисправности, возникшей в одном из блоков контрол .
Быстродействие устройства достигаетс  тем, что предварительный анализ информации в режиме записи не производитс , кроме того, при считывании анализ информации на четность, а также сравнение содержимого основного и резервного накопителей 1 и 2 ведетс  одновременно , в результате чего конец анализа считанной из накопителей информации Б блоках 4 и 5 контрол  и в блоке 6 сравнени   вл етс  сигналом вьщачи этой информации в линию
8потребител .
Рассмотрим более подробно два случа , имеющие место при считываНИИ информации из накопителей. Первый случай, когда в считываемой информации ошибки нет. В этом случае сигнал с выхода первого блока 4 контрол  и второго блока 5 контрол , а также с выхода блока 6 сравнени  через минимально необходимое врем , затрачиваемое дл  проверки информации на четность и на сравнение , разрешает вьщачу информации через коммутатор 7 потребителю. При этом логическое состо ние устройств (состо ние линий 9-11) соответствует признакам Нет неисправности (см. таблицу), соответственно на входы коммутатора 7 по линии 9-11 (выходы блоков 4-6) поступает высокий уровень (логической 1).
Второй случай, когда в считываемой информации имеетс  ошибка. До44153Л
пустим, ошибка произошла в разр дах считанной ин,формации из основного накопител  1.
При этом блоком 4 контрол  будет зафиксировано нарушение четности единиц и на его выходе (лини  9) будет установлен логический О, запрещающий выдачу информации из основного накопител  1. Такой же
10 сигнал неисправности (логический О) будет установлен по линии 11 в блоке сравнени  при несовпадении одноименных разр дов.;
Поскольку информаци  из резерв (5 ного накопител  2 считана правильно , на выходе (лини  10) блока 5 будет установлена логическа  1 и тем самым будет разрешена вьщача информации только из резервного
20 накопител  2. Это логическое состо ние устройств индентифицируетс  как признак Неисправность основного накопител  (6-а  строка табл.). Аналогично обнаруживаетс  Неисправность резервного накопител .
Рассмотрим случай, когда один из блоков контрол , допустим блок 4 контрол , функционирует ненормально , т.е. при достоверной инфорQ мации, считанной из основного накопител  1, на линии 9 индицируетс  сигнал неисправности (логический О). В этом случае на лини х 10 и 11 устанавливаютс  логические 1, подтверждающие правильность информации, считанной из любых накопителей , и тем самым подавл етс  (маскируетс ) сигнал неисправности, выданный первым блоком 4 контрол .
В этом случае логические состо ни  устройств соответствуют состо ни м Неисправность первого блока 4 контрол .
Аналогично маскируютс  неисправности других блоков 5 и 6 контрол  при нарушении их функционировани .
Логическое состо ние устройства, которое соответствует признаку Отказ ЗУ, вырабатываетс  в том слу„ чае, если в обоих накопител х прои зошел отказ, в результате чего на выходах первого и второго блоков 4 и 5 контрол  устанавливаетс  логический О.
5 Таким образом, дублирование накопителей и троирование блоков диаг ностики, а также их (Определенна  взаимосв зь позвол ют устройству в шести состо ни х из общих ВОСЫ4И, функционировать нормально, причем в юпк из пести рабочих состо ни х могут по вл тьс  неисправности в отдельных функциональных узлах.Предлагаемое нзобретение позвол ет повысить надёжность устройства за счет создани  возможности маски3 ровани  неисправностей, возникающих в отдельных узлах контрол  и диагностики . Увеличение быстродействи  устройства достигаетс  за счет устранени  цикла предварительного анализа после записи и определ етс  быстродействием блоков контрол  по четности блока сравнени .
Трагические состо ни  линий
10 1 11
1
1 1 о
о 1
о
О
1 о
о о
О О
Идентификаци  неисправности
сти блока 6 сравнени 
второго блока 5
резервного накопипервого блока 4
основного накопитеМрес информ.
-iS
«
s t
3anutif/сбитые.
3
И
Выход
Т В
12
п
Отказ ЗУ

Claims (1)

  1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
    С САМОКОНТРОЛЕМ, содержащее основной накопитель, резервный накопитель, коммутатор и блок управления, причем одни входы накопителей объединены и являются адресным входом устройства, другие входы накопителей объединены и являются информационным входом устройства, выходы накопителей подключены к одним входам коммутатора,' выход которого является информационным выходом устройства, один вход блока управления является входом записи-считывания устройства, выход блока управления является контрольным выходом устройства, отличающееся тем,,что, с целью повышения надежности и быстродействия устройства в него введены первый и второй блоки контроля по четности, блок сравнения, один вход которого соединен с выходом основного накопителя и входом первого блока контроля по четности, другой вход блока сравнения подключен к выходу резервного накопителя и к входу второго блока контроля по четности, выходы блоков контроля по четности и блока сравнения соединены соответственно с другими входами коммутатора, другие входы блока управления подключены соответствен;но к выходам блоков контроля по чет'ности и блока сравнения.
    1 1144153
SU833540735A 1983-01-11 1983-01-11 Запоминающее устройство с самоконтролем SU1144153A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833540735A SU1144153A1 (ru) 1983-01-11 1983-01-11 Запоминающее устройство с самоконтролем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833540735A SU1144153A1 (ru) 1983-01-11 1983-01-11 Запоминающее устройство с самоконтролем

Publications (1)

Publication Number Publication Date
SU1144153A1 true SU1144153A1 (ru) 1985-03-07

Family

ID=21045661

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833540735A SU1144153A1 (ru) 1983-01-11 1983-01-11 Запоминающее устройство с самоконтролем

Country Status (1)

Country Link
SU (1) SU1144153A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 826425, кл. G 11 С 29/00, 1981. 2. Авторское свидетельство СССР 834770i кл. G 11 С 29/00, 1981 (прототип). *

Similar Documents

Publication Publication Date Title
US4996688A (en) Fault capture/fault injection system
EP0319188B1 (en) Method and apparatus for data integrity checking with fault tolerance
US4819205A (en) Memory system having memory elements independently defined as being on-line or off-line
US4596014A (en) I/O rack addressing error detection for process control
US4165533A (en) Identification of a faulty address decoder in a function unit of a computer having a plurality of function units with redundant address decoders
SU1144153A1 (ru) Запоминающее устройство с самоконтролем
US5128947A (en) Self-checking memory cell array apparatus
SU1716572A1 (ru) Резервированное запоминающее устройство
SU1424060A1 (ru) Запоминающее устройство с самоконтролем
SU556502A1 (ru) Оперативное запоминающее устройство с блокировкой неисправных запоминающих элементов
SU963109A2 (ru) Запоминающее устройство с самоконтролем
SU439020A1 (ru) Запоминающее устройство с автономным контролем
SU1133623A2 (ru) Запоминающее устройство с самоконтролем
SU1080217A1 (ru) Резервированное запоминающее устройство
SU911627A2 (ru) Запоминающее устройство с самоконтролем
SU888214A1 (ru) Запоминающее устройство с самоконтролем
SU1010659A2 (ru) Запоминающее устройство с автономным контролем
SU368647A1 (ru) Запоминающее устройство
SU943843A1 (ru) Запоминающее устройство с самоконтролем
SU1372363A1 (ru) Посто нное запоминающее устройство с резервированием
SU783795A2 (ru) Процессор
SU746744A1 (ru) Запоминающее устройство с самоконтролем
SU1005188A1 (ru) Ассоциативна запоминающа матрица
SU1129658A1 (ru) Резервированное запоминающее устройство
SU982086A1 (ru) Резервированное запоминающее устройство