SU1128249A2 - Устройство дл выделени экстремального числа - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может быть использовано при организации вычислительного процессора по обработке пакета задач и в многопроцессорной или многомашинной вычислительной системе. По авт. св. № 894702 известно устройство дл  выделени  экстремального числа, содержащее гп входных элементов ИЛИ-НЕ и m поразр дных узлов переноса, где m - число разр дов в сравниваемых числах, а каждый поразр дный узел переноса состоит из. п групп элементов И и ИЛИ, кажда  j-  группа 1-го поразр дного узла переноса , где j 1,2,..., и и i 2,3,..., m , состоит из одного элемента ИЛИ ит-(1+1)-го элемента И, а кажда  j -  группа элементов первого поразр дного узла переноса состо ит из одного элемента ИЛИ и (гл -1).-го элемента И, причем во всех группах элементов всех поразр дных узлов переноса первый вход элемента ИЛИ соединен с выходом выходного элемента ИЛИ-НЕ соответствующего разр да, а выход элемента ИЛИ подключен к первым входам элементов И той же группы элементов, выходы каждого к-го элемента И j -и группы элементов i -го поразр дного узла переноса, где К 2,3, ..., (т-( i +1)), j-2,3, ..., n ; i 2,3, ..., m- 1, соединены с вторым входом ()-го элемента И ;-й группы элементов ( i+ 1)-го поразр дного узла переноса, а выходы первого элемента И каждой j-и группы элементов t-ro поразр дного узла переноса, где j l,2, ...,п ; i 1,2, ..., tn , подключены к одному из входов выходного элемента ИЛИ-НЕ соответствующего разр да и к второму входу элемента ИЛИ J -и группы элементов ( i +1)-г поразр дного узла переноса, второй вход элементов ИЛИ каждой j- -и группы первого узла переноса и входы первого выходного элемента ИЛИ-НЕ соединены с шиной первого разр да j-ro сравниваемого числа, вторые входы каждого К-го элемента И j-ой группы элементов первого поразр дного узла переноса, где К 1,2, ...,т ; j -1,2, ..., п , подключены к шине (К+ 1)-го разр да j -го сравниваемого числа, выход каждого К -го элемента И j-ой группы элементов пер вого поразр дного узла переноса, где К. 1,2,... т; ,2, ...,п , соединены с втарыми входами элементов И ( К -1)-й группы элементов, выход каждого первого элемента И j-й груп пы элементов подключен к второму входу элемента ИЛИ j-й группы элементов второго поразр дного узла переноса, второй вход каждого (т-1)-го Элемента И j-й группы элементов второго поразр дного узла переноса соединен с выходом элемента ИЛИ |-й группы элементов первого поразр дного узла переноса, а выходы элементов И всех групп элементов m-го поразр дного узла-переноса служат выходами устройства 1. Недостатком известного устройства  вл етс  то, что оно вырабатывает только номер задачи, котора  должна решатьс  очередной на свободном процессоре. При этом задача идентификации свободного процессора возлагаетс  на операционную систему, дл  чего требуетс  дополнительное врем . Цель изобретени  - расширение области применени  устройства за счет обеспечени  возможности идентификации свободного процессора . I-.. Поставленна  цель достигаетс  тем, что устройство дл  выделени  экстремального числа содержит даа регистра, два шифратора, узел приоритета и блок элементов И, причем выход узла выбора максимального кода соединен с входом первого шифратора и с первым входом блока элементов И, второй вход которого соединен с входом запуска устройства, каждый выход группы выходов блока элементов И соединен с входом сброса соответствующего триггера второй группы, управл ющий вход узла приоритета соединен с входом запуска устройства, выход узла приоритета соединен с входом второго шифратора , выходы первого и второго шифраторов соединены с первым и вторым входами первого регистра, выход которого  вл етс  выходом устройства, информационный вход второго регистра  вл етс  информационным входом устройства, выход второго регистра соединен с входом узла приоритета, вход запуска устройства соединен с входом управлени  выдачей первого регистра. На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - то же узла приоритета; на фиг. 3 - блок-схема узла выбора максимального кода. Устройство содержит по числу задач в пакете триггеры 1|,..., 1 группы элементов И 2,..., 1 2,..., 2, узел 3 выбора максимального кода, регистр 4, узел 5 приоритета, шифратор 6, шифратор 7, регистр 8, регистр 9, блок элементов И 9, информационный вход 10 устройства, вход 11 запуска устройства, установочные входы 12 устройства, группу кодовых входов 13 устройства, выход 14 устройства . Узел 5 приоритета содержит группу триггеров 15,..., 15 , группу элемеотов ИЛИ 16,... 16.,, группу элементов ИЛИ-НЕ П л-, установочные в единичное состо ние входы 18, ..., 18 „, вход 19 установки

в нулевое состо ние триггеров 15, выходы 20, ..., 20п.

Узел 3 содержит группу элементов ИЛИт-НЕ 21,..., 21, где т - разр дность анализируемых кодов, поразр дные узлы 22,.-., 22., переноса, состо щие из узлов 23,..., 23. анализа где л - число сравниваемых кодов; в состав каждого узла 23 анализа вход т злементы ИЛИ 24 и элементы И 25, входы 2

Устройство функционирует следующим образом ..

В исходном состо .нии триггеры 1 наход тс  в единичном состо нии. Все триггеры 15 узла приоритетов 5, а также триггеры регистра 4 наход тс  в нулевом состо нии. Работа устройства начинаетс  после подачи на входь 13 устройства кодов весов задач . Так как на первых входах элементов И2 находитс  высокий потенциал, то все коды поступают на узел 3 выбора максимального кода, на выходе которого по вл етс  единичный сигнал, на выходе, соответствующем максимальному (если на входы 13 веса задач подаютс  в пр мом коде) или минимальному коду (если на входы 13 веса задач подаютс  в обратном коде)информаци  с выходов узла 3 подаетс  на вход ашфратора 6 и первые входы блока элементов И 9. На выходе шифратора 6 по вл етс  код номера задачи , имеющий наибольщий вес. Этот номер

подаетс  на младшую группу разр дов регистра 4.

Аналогично на выходе узла 5 по вл етс  код с одной .единицей, соответствующей свободному процессору с наибольшим пор дковым номером. Этот код подаетс  на вход шифратора 7, на выходе которого по витс  код номера свободного процессора. Этот код подаетс  на старшую группу разр дов регистра 4, в результате на последнем наход тс  код номера очередной наиболее приоритетной задачи из пакета задач и код номера свободного процессора.

После назначени  на решение свободным процессором на соответствующий вход триггера 15 поступает сигнал, устанавливающий последний в нулевое состо ние, а пой1 окончани  решени  задачи очередного сигнала на вход этот триггер устанавливаетс  в единичное состо ние. Кроме того, единичный сигнал, поданный после назначени  очередной задачи на свободный процессор на вход 11 устройства , поступает на вторые входы блока элементов И 9, после чего соответствующий выбранной задаче триггер 1 сбрасываетс  в нулевое состо ние. В нулевое состо ние сигналом на входе 11 сбрасываютс  также триггеры 15 узла и регистр 4.

Применение предлагаемого изобретени  позвол ет расширить область применени  устройства .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ЧИСЛА по авт. св.

№ 894702, отличающееся тем, что, с целью расширения области его применения за счет обеспечения возможности идентификации свободного процессора, оно содержит два регистра, два шифратора, узел приоритета и блок элементов И, причем выход узла выбора максимального кода соединен с входом первого шифратора и с первым входом блока элементов И, второй вход которого соединен с входом запуска устройства, каждый выход группы выходов блока элементов И соединен с входом сброса соответствующего триггера второй группы, управляющий вход узла приоритета соединен с входом запуска устройства, выход узла приоритета соединен с входом второго шифратора, выходы первого и второго шифраторов соединены с первым и вторым входами первого регистра, выход которого является выходом второго устройства, информационный вход . второго регистра является информационным _t входом устройства, выход второго регистра соединен с входом узла приоритета, вход запуска устройства соединен с входом управления выдачей первого регистра.