SU1126962A1

SU1126962A1 - Device for servicing interrogations

Info

Publication number: SU1126962A1
Application number: SU833629749A
Authority: SU
Inventors: Борис Сергеевич Богумирский; Виктор Яковлевич Яцук
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1983-08-01
Filing date: 1983-08-01
Publication date: 1984-11-30

Abstract

УСТРОЙСТВО ДЛЯ ОБСЛУШВАНИЯ ЗАПРОСОВ, содержащее узел приоритета , триггер, элемент И, счетчик, элемент ИЛИ и дешифратор, каждьй вькод которого соединен с одноименным входом первой rpynnbi входов узла приоритета, втора группа входов которого вл етс группой запросных входов устройства, выход узла приоритета соединен с сигнальным выходом устройства и с нулевым входом триггера , разрешающий вход устройства соединен с единичным входом триггера, выход которого соединен с первьм входом элемента И, второй вход которого . соединен с тактовым входом устройст ва, выходы счетчика соединены с входами дешифратора и с адресными выходами устройства, от л и ч а ю щ е е с тем, что, с целью расширени области применени , оно содержит формирователь импульсов и элемент задержки, а узел приоритета содержит элемент ИПИ, группу :1лементов И и регистр, единичный и нулевой входы разр дов которого соединены соответственно с одноименн1 1ми входами групп запросных и ответных входов устройства , каждый выход регистра соединен с первым входом одноименного элемен та И группы, второй вход каждого элемента И группы соединен с одноименным выходом де1иифратора, выходы S ЭЛементов И группы соединены с входами элемента ИЛИ узла приоритета, (Л выход элемента ИЛИ узла приоритета вл етс выходом узла приоритета, вход сброса регистра соединен с входом сброса устройства, выход элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с счетным входом счетчика, сигнальный вьгход устройства соединен с входом формировател импульсов, вькод которого соединен с входом элемента задержки, выход которого соединен со вторым входом элемента ИЛИ,A DEVICE FOR SERVICE OF INQUIRIES, containing a priority node, trigger, AND element, counter, OR element and decoder, each code of which is connected to the same input of the first rpynnbi input of the priority node, the second group of inputs of which is a group of device request inputs, the output of the priority node is connected to signal output of the device and with a zero input of the trigger, allowing the input of the device is connected to a single input of the trigger, the output of which is connected to the first input of the And element, the second input of which. connected to the clock input of the device, the counter outputs are connected to the inputs of the decoder and to the address outputs of the device, which is so that, in order to expand the scope of application, it contains a pulse driver and a delay element, and the priority node contains an element of the IPI, the group: 1 elements And and the register, the single and zero inputs of the bits of which are connected respectively to the same name of the 1st inputs of the group of request and response inputs of the device, each output of the register is connected to the first input of the element of the same name AND groups , the second input of each element AND group is connected to the same output of the distributor, the outputs S of the Elements AND group are connected to the inputs of the OR element of the priority node (L output of the OR element of the priority node is the output of the priority node, the reset input of the register is connected to the reset input of the device, the element output And connected to the first input of the OR element, the output of which is connected to the counting input of the counter, the signal input of the device is connected to the input of the pulse former, the code of which is connected to the input of the delay element, the output of which It is connected to the second input of the OR element,

Description

1 1eleven

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах. The invention relates to computing and can be used in computing systems.

Известно устройство дл обспужквани запросов, содержащее узел формировани запросов, триггер, элементы И, счетчик, элементы ИЛИ, дешифратор , элемент задержки к регистр обслуживани lj ,A device for debugging requests is known, comprising a query generation node, a trigger, AND elements, a counter, OR elements, a decoder, a delay element to the service register lj,

. Недостаток известного устройства - большие аппаратурные затраты.. A disadvantage of the known device is large hardware costs.

Наиболее близким к предлагаемому вл етс устройство дл обслуживани запросов, содержащее узел приоритета , триггер, элемент И, счетчик, дешифратор, регистр, элемент ИЛИ, элемент НЕ и генератор одиночных импульсов 21 .Closest to the present invention is a device for servicing requests, comprising a priority node, a trigger, an AND element, a counter, a decoder, a register, an OR element, a NOT element, and a single pulse generator 21.

Недостатком данного устройства вл етс узка область применени , так как в режиме циклического опроса новый цикл опроса начинаетс с опроса -источника, номер которого равен номеру источника, обслуженного в предьщущем цикле.The disadvantage of this device is a narrow field of application, since in the cyclic polling mode a new polling cycle starts with polling a source whose number is equal to the source number served in the previous loop.

Цель изобретени - расширение обл ас т и приме нени ус тр ойс т в а«The purpose of the invention is the expansion of the region of the scope and application of the efforts of the a "

Поставленна пель достигаетс тем, что в устройство дл обслуживани запросов, содержащее узел 1триоритета, триггер, элемент И, счетчик элемент ИЛИ и дешифратор, ка55 дьгй выход которого соединен с одноименным входом первой группы входов узла приоритета, втора грзш , па входов которого вл етс группой : запроспык входов устройства, вькод узла приоритета соединен с сигнальным выходом устройства и с нулевым входом триггера, разрешающий вход устройства соединен с единичным входом триггера, выход которого соединен с первьм входом элемента И, второй вход которого соединен с такTOBbfM входом устройства, выходы счет чика соединены с входами дешифратора и с адресными выходами устройства введены формирователь импульсов и элемент задержки, причем узел приори тета содержит элемент ИЛИ, группу элементов И и рехистр, единичный и нулевой входы разр дов которого соединены соответственно с одноименHbBNiH входами групп запросных и ответных входов устройства, каждый зы ход регистра соединзн с первьм входом одноименного элемента И грутты, второй вход каждого элемента И груп69622The delivered pel is achieved by the fact that the device for servicing requests, which contains a triennial node, a trigger, an AND element, an OR element counter, and a decoder, the 55th output of which is connected to the same input of the first group of inputs of the priority node, the second group, whose pa inputs is a group : requesting device inputs, priority code node is connected to the signal output of the device and with a zero trigger input, allowing the device input is connected to a single trigger input, the output of which is connected to the first input of the AND element The second input of which is connected to the TOBbfM input of the device, the outputs of the counter are connected to the inputs of the decoder and the pulse shaper and the delay element are inputted to the address outputs of the device, the priority node contains the element OR, the group of elements AND and the register, the unit and zero inputs of which connected respectively to the same-name HbBNiH inputs of the group of request and response inputs of the device, each register flow is connected to the first input of the element of the same name I grunt, the second input of each element I group69622

пы соеданен с одноименным выходом дешифратора, выходы элементов И группы соединены с входами элемента ИЛИ узла приоритета, выход элемента 5 ИЛИ узла приоритета вл етс выходом узла приоритета, вход сброса регистра соединен с входом сброса устройства , вькод элемента И соединен с первым входом элемента ИЛИ, выход 0 которого соединен с счетным входом счетчика, сигнальный выход устройства соединен с входом формировател импульсов, выход которого соединен с входом элемента задержки, выход 5 которого соединен с вторым входом . элемента ИЛИ.The connections are connected to the decoder output of the same name, the outputs of the elements AND group are connected to the inputs of the OR element of the priority node, the output of element 5 OR of the priority node is the output of the priority node, the reset input of the register is connected to the device reset input, and the code of the AND element connected to the first input of the OR element, the output 0 of which is connected to the counting input of the counter, the signal output of the device is connected to the input of the pulse former, the output of which is connected to the input of the delay element, the output 5 of which is connected to the second input. element OR.

На чертеже приведена схема уст ройства.The drawing shows a diagram of the device.

Устройство содержит узел 1 приори0 тета, триггер 2, элемент И 3, счет- чик 4, элемент ИЛИ 5, дешифратор 6, формирователь 7 импульсов, элемент 8 задержки, запросные входы 9, ответные входы 10, вход 11 сброса 5 разрешающий вход 12, тактовый вход 13, сигнальный выход 14, адресные вькоды 15, причем узел 1 содержит элемент ИЛИ 16, группу элементов И 17 и регистр 18.The device contains a priority node 1, trigger 2, element AND 3, counter 4, element OR 5, decoder 6, pulse shaper 7, delay element 8, query inputs 9, response inputs 10, reset input 11, enable input 12, a clock input 13, a signal output 14, address codes 15, with node 1 containing the element OR 16, a group of elements AND 17 and a register 18.

II

Устройство работает следуюш - м образом .The device works in the following way.

При включении питани , импульсом с входа 11 триггер 2 и регистр 18 об нул лют с .When the power is turned on, a pulse from input 11 triggers 2 and a register 18 is zero zero s.

По входам 9 группы в регистр 18 записываютс запросы на обслуживание. На вход 13 поступают тактовые импульсы . При пост тшении на вход 12 импульса разрешени опроса источников , триггер 2 устанавливаетс в единичное состо ние, открывав; элемент И 3. В результате этого тактовые импульсы начинают проходить через элементы И 3 и ИЛИ 5 на счетный вход счетчика 4, Сигналами с выхода дешифратора 6 последовательно onjfaшиваютс источники, запросы от которых хран тс в регистре 18. При нахож ,дении запроса открьшаетс соответствующий элемент И 17 и по ил етс сигнал на выходе элемента ИЛИ 16, которьй проходит на выход 14. Двоичный код номера обнаруженного запроса , даисутствующий на выходах 15, подаетс в обслуживающее устройство. Сигнал с выхода элемента ИЛИ 16 устанавливает триггер 2 в нулевое состо ние, запреща измене{ше содер311 жимого счетчика 4. Положительный фронт этого же сигнала проходит через формирователь 7 и с задержкой, необходимой дл закрыти элемента И 3 , проходит на счетный вход счетчика 4, уве личива его содержимое на единицу . Обслуженный запрос снимаетс импульсом на соответствующем входе 269 5 2 Ю группы. Новый цикл опроса путем подачи импульса на вход 12 начинаетс с опроса источника, номер которого на единицу больше номера источника , обслуженного в предыдущем цикле опроса. В дальнейшем устройство работает аналогично описанному выше.At the inputs of the 9th group, the register 18 registers service requests. The input 13 receives clock pulses. When posting on the input 12 of the source resolution enable pulse, trigger 2 is set to one state by opening; element AND 3. As a result, the clock pulses begin to pass through the elements AND 3 and OR 5 to the counting input of counter 4, the signals from the output of the decoder 6 sequentially onhif the sources, the requests from which are stored in the register 18, are scanned. When the request is found, the corresponding element is opened And 17 a signal is output at the output of the element OR 16, which passes to the output 14. The binary code of the number of the detected request, which is not present at the outputs 15, is fed to the serving device. The signal from the output of the element OR 16 sets the trigger 2 to the zero state, prohibiting changing {the content of the counter 4). The positive edge of the same signal passes through the driver 7 and with the delay required to close the element 3, passes to the counting input of the counter 4, increasing its content by one. The serviced request is removed by a pulse at the corresponding input of the 269 5 2 Yu group. A new polling cycle by applying a pulse to input 12 begins with polling the source, whose number is one more than the source number served in the previous polling cycle. In the future, the device operates as described above.

Claims

DEVICE FOR SERVICE OF REQUESTS, containing the priority node, trigger, AND element, counter, OR element and decoder, each of which is connected to the same input of the first group of inputs of the priority node, the second group of inputs of which is a group of request inputs of the device, the output of the priority node is connected to the signal the output of the device and with a zero trigger input, allowing the input of the device is connected to a single input of the trigger, the output of which is connected to the first input of the element And, the second input of which. connected to the clock input of the device, the outputs of the counter are connected to the inputs of the decoder and the address outputs of the device, moreover, in order to expand the scope, it contains a pulse shaper and a delay element, and the priority node contains an OR element, a group of AND elements, and a register, the single and zero inputs of the bits of which are connected respectively with the same inputs of the groups of request and response inputs of the device, each output of the register is connected to the first input of the same element AND of the group, the second the input of each AND element is connected to the decoder output of the same name, the AND outputs of the elements are connected to the inputs of the OR element of the priority node, the output of the OR element of the priority node is the output of the priority node, ·> the register reset input is connected to the device reset input, the output of the AND element is connected to the first the input of the OR element, the output of which is connected to the counter input of the counter, the signal output of the device is connected to the input of the pulse shaper, the output of which is connected to the input of the delay element, the output of which is connected to by the input of the OR element.

SU „„ 1126962>