SU1124297A1 - Устройство дл делени временного интервала на заданное число интервалов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ВРЕМЕННОГО ИНТЕРВАЛА НА ЗАДАННОЕ ЧИСЛО ИНТЕРВАЛОВ, содержащее узел управлени , первый управл емый делитель частоты и первый счетчик, входы разр дов которого соединены с входом кода коэффициента делени  устройства и с управл юиим входом первого управл емого делител  частоты, импульсный вход которого соединен с первым выходом узла управлени , входы которого с первого по третий соединены соответственно с входами Старт, Стоп и Такт устройства, отличающеес  тем, что, с целью упрс дени  устройства, в него введены второй управл емый делитель частоты и второй счетчик, счетный вход которого подключен к выходу первого управл емого делител  частоты , а выходы разр дов второго счетI чика подключены к управл ющим входам второго управл емого делител  частоты, импульсный вход которого соединен с вторым выходом узла управлени , импульсный выход второго управл емого делител  частоты под- ключен к счетному входу первого счетчика и информационному выходу устройства, а выход переполнени  первого счетчика соединен с четвертым входом узла управлени , причем узел управлени  содержит первый, второй и третий элементы И, первый и второй триггеры, третий вход узла управлени  соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами первого триггера, входы установки и сброса которого соединены соответственно с первым и вторым входами узла управлени ,, выход первого элемента И соединен с первым выходом узла управлени , входы установки и сброса второго триггера соединены соответственно с вторым и четвертым входами узла управлени , а пр мой выход второго N9 триггера соединён с первым входом 4i третьего элемента И, второй вход которого соединен с выходом второго д элемента И, выход третьего элемен;о та И  вл етс  вторым выходом узла управлени .

Description

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства управлени  вычислительными процессами.

Известно устройство дл  делени  временного интервала, представленного число-импульсным кодом, на заданное число временных интервалов путем делени  этого кода на соответствующий коэффициент делени . Данное устройство может быть использовано дл  делени  временного интервала , если число импульсов априорно известно. В этом случае выбором соответствующего коэффициента делени  можно получить на выходе заданное число равномерно распределенных импульсов fl.

Недостатком устройства  вл етс  невозможность делени  при априорно неизвестном число-импульсном коде.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  делени  временного интервала на заданное число интервалов , содержащее источник эталонной частоты, управл емый делитель частоты с дробным коэффициентом делени , первый двоичный умножитель, первый и второй ключи, первые входы которых соединены с выходами источника эталонной частоты, а вторые входы соединены с входом Стоп устройства , первый и второй входы управл емого делител  частоты с дробным коэффициентом делени  подключены к выходам первого и второго ключей, а выход управл емого делител  с дробным коэффициентом делени  подключен к импульсному входу умножител , цифровой вход которого подключен к входу коэффициента делени  временного интервала устройства, причем управл емый делитель частоты с дробным коэффициентом делени  содержит счетчик-регистр , элемент запрета, управл емый делитель частоты и второй двоичный умножитель, импульсный вход которого соединен с выходом управл емого делител  частоты и выходом управл емого делител  частоты с дробным коэффициентом делени , а выход второго двоичного умножитед  соединен с управл ющим входом элемента запрета, вход которого  вл етс  первым входом управл емого делител  частоты с дробным коэффициентом делени , а выход элемента запрета соединен с входом управл емого делител  частоты, цифровой вхол которого соединен с выходами старших разр дов счетчика-регистра, младшие разр ды которого подключены к цифровому входу второго двоичного умножител , а вход счетчика-регистра соединен с вторым входом управл емого делител  частоты с дробным коэффициентом делени . Устройство позвол ет делить на заданное число априорно неизвестный временной интервал 12).

Недостатком устройства  вл етс  аппаратурна  сложность.

Цель изобретени  - упрощение структурной схемы устройства и сокращение аппаратурных затрат.

Поставленна  цель достигаетс  тем, что в устройство, содержащее узел управлени , первый управл емый делитель частоты и первый счетчик , входы разр дов которого соединены с входом кода коэффициента де (лени  устройства и с управл ющим входом первого управл емого делител -частоты , импульсный вход которого соединен с первым выходом узла управлени , входыкоторого с первого по третий соединены соответственно с входами Старт, Стоп и Такт устройства, введены второй управл емый делитель частоты и второй счетчик, счетный вход которого подключен к выходу первого управл емого делител  частоты, а выходы разр дов второго счетчика подключены к управл ющим входам второго управл емого делител  частоты , импульсный вход которого соединен с вторым выходом узла управлени , импульсный выход второго управл емого делител  частоты подключен к счетному входу первого счетчика и информационному выходу устройства , а выход переполнени  первого счетчика соединен с четвертым входом узла управлени , причем узел управлени  содержит первый, второй и третий элементы И, первый и второй триггеры, третий вход узла управлени  соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами первого триггера, входы установки и сброса которого соединены соответственно с первым и вторым входами узла управлени , выход первого элемента И соединен с первым выходом узла управлени , входы установки и сброса второго триггера соединены соответственно с вторым и четвертым входами узла управлени  а пр мой выход второго триггера соединен с первым входом третьего элемента И, второй вход которого содинен с выходом второго элемента И, выход третьего элемента И  вл етс  вторым выходом узла управлени .

На фиг.1 представлена структурна схема устройства; на фиг.2 - структурна  схема узла управлени , вариант; на фиг.З - временные диаграмтиы по сн ющие частный случай делени  итервала длины К 15 (тактов) на заданное число п., 5 интервалов.

Устройство содержит узел управлени  1, упоавл емые делители 2 и 3 частоты, счетчики 4 и 5.

Узел управлени  1, входы которого с первого по третий подключены к входам Старт, Стоп и Такт устройства , соединен первым и вторым выходами с импульсньлми входами соответственно управл емых делителей частоты 2 и 3, выходы которых подключены к входам соответственно счетчиков 4 и 5, при этом выход делител  3  вл етс  выходом устройства. Входы приема кода коэффициента делени  делител  3 подключены к выходам разр дов счетчика 4, а входы приема кода коэффициента делени  делител  2 объединены с входами раэр дов счетчика 5 и  вл ютс  кодовыми входами устройства, при-этом счетчик 5 выходом подключен к четвертому входу узла управлени  1.

Узел управлени  1 (см. Фиг.2) содержит первый триггер 6, подключенный пр мым и инв.ерсным выходами соответственно к первым входаг элементов И 7, 8, вторые входы которых объединены и подключены к третьему входу управл ющего элемента 1, входы установки и сброса триггера 6 соединены соответственно с-входами узла управлени  1, второй триггер 9 подключен выходом к первому входу элемента И 10, второй вход которого подключен к выходу элемента И 8,

входы установки и сброса триггера 9 подкл очены соответственно к входам узла управлени  1.

На фиг.З прин ты следующие обозначени ; И - импульсы на входе Такт устройства, 12, 13 - импульсы Старт и Стоп, 14 - импульсы на первом выходе узла управлени  1, 15 - импульсы на выходе делител  2,

16- импульсы йа втором выходе 1,

17- импульсы на выходе делител  3 и выходе устройства, 18 - импульс на выходе счетчика 5.

Устройство работает следующим образом .

Код числа п„, на которое необходимо разделить задаваемый временной интервал, записываетс  в счетчик 5 и подаетс  в качестве коэффициента делени  в делитель 2. Число-импульсный код N, соответствующий временному интервалу между импульсами Старт и Стоп (фиг.З позиции 12, 131, поступает на управл емый делитель 2 (фиг.З , позици  14), который делит частоту импульсов Нд на код Пу, и частное от делени  К

в виде числа импульсов (фиг.З

позици  15) записываетс  в счетчик 4, с которого в виде кода коэффициента делени  выдаетс  на делитель 3, на импульсный вход которого непосредственно за импульсом Стоп выдают- с  тактовые импульсы с (фиг.З позици  16) . Делитель 3 делит частоту поступающих импульсов на код числа К и выдает поделенные импульсы на выход устройства и на вход вычитани  счетчика 5, списыва  код хран щегос  в нем числа (фиг.З позици  17). В момент установлени  в счетчике 5 нулевого кода последний выдает на 1 сигнал, по которому прекращаетс  выдача импульсов на делитель 3. На делитель поступит ровно N X импульсов, а на выход устройства будет выдано п импульсов, равномерно распределен5 ных на заданном интервале (фиг.З позици ). В результате;повторени  деле К;

ни  имеет

5- :

- п , т.е. временнойинтервал будет

разделен на заданноечисло п, интервалов .

Преиь1уществами предлагаемого устройства в сравнении с устройствомпрототипом  вл етс  его простота.

J старт 2 стщ jfm

fftui.f //I I I II HIM I I I N

Фиг il I II I I I III I I I HI

Claims (1)

1. УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ВРЕМЕННОГО ИНТЕРВАЛА НА ЗАДАННОЕ ЧИСЛО ИНТЕРВАЛОВ, содержащее узел управления, первый управляемый делитель частоты и первый счетчик, входы разрядов которого соединены с входом кода коэффициента деления устройства и с управляющим входом первого управляемого делителя частоты, импульсный вход которого соединен с первым выходом узла управления, входы которого с первого по третий соединены соответственно с входами Старт, Стоп и Такт устройства, отличающееся тем, что, с целью упрощения устройства, в него введены второй управляемый делитель частоты и второй счетчик, счетный вход которого подключен к выходу первого управляемого делителя частоты, а выходы разрядов второго счет-

   I чика подключены к управляющим вхо дам второго управляемого делителя ' частоты, импульсный вход которого соединен с вторым выходом узла управления, импульсный выход второго управляемого делителя частоты подключен к счетному входу первого счетчика и информационному выходу устройства, а выход переполнения первого счетчика соединен с четвертым входом узла управления, причем узел управления содержит первый, второй и третий элементы И, первый и второй триггеры, третий вход узла управления соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами первого триггера, входы установки и сброса которого соединены соответственно с первым и вторым входами узла управления,, выход первого элемента И соединен с первым выходом узла управления, входы установки и сброса второго триггера соединены соответственно с вторым и четвертым входами узла управления, а прямой выход второго триггера соединён с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента И, выход третьего элемента И является вторым выходом узла _д управления.