SU1112576A1 - Pulse counter - Google Patents

Pulse counter Download PDF

Info

Publication number
SU1112576A1
SU1112576A1 SU833585812A SU3585812A SU1112576A1 SU 1112576 A1 SU1112576 A1 SU 1112576A1 SU 833585812 A SU833585812 A SU 833585812A SU 3585812 A SU3585812 A SU 3585812A SU 1112576 A1 SU1112576 A1 SU 1112576A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
key
zero
unit
Prior art date
Application number
SU833585812A
Other languages
Russian (ru)
Inventor
Олег Сергеевич Герасимов
Александр Викторович Марков
Original Assignee
Предприятие П/Я Г-4598
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4598 filed Critical Предприятие П/Я Г-4598
Priority to SU833585812A priority Critical patent/SU1112576A1/en
Application granted granted Critical
Publication of SU1112576A1 publication Critical patent/SU1112576A1/en

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

СЧЕТЧИК ИМПУЛЬСОВ, содержащий ограничитель тока, источник питани , входную шину, усилитель считывани ,  чейку четности на магнитном сердечнике, линейку магнитных элементов пам ти, ключ опроса, ключ четности , ключ записи нул , ключ записи единицы, разр дные ключи, генератор импульсов синхронизации, разр дный распределитель импульсов, синхронизатор импульсов, блок суммировани  и формирователь сигнала сброса, входна  шина соединена с первым входом синхронизатора импульсов, вход формировател  сигнала сброса соединен с входом ограничител  тока, который соединен с первым выходом источника питани , второй выходкоторого соединен с общей шиной, выходы разр дного распределител  импульсов соединены с входами управлени  разр дных ключей, через которые выходы обмоток записи и опроса линейки магнитных элементов пам ти соединены с общей шиной , обмотки считывани   чейки четности на магнитном сердечнике и линейки магнитттьгх элементов пам ти соединены последовательно и подключены к сигнальным входам усилител  считывани , первые входы ключей опроса. записи нул  и записи единицы соединены с выходом ограничител  тока, первый , второй, третий, четвертый и п тый выходы генератора импульсов синхронизации соединены соответственно с первым входом управлени  блока суммировани , вторым входом ключа опроса, входом синхронизации усилител  считывани , ВТО ым входом управлени  блока сумми зани  и третьим входом блока суммировани , который соединен с входом разр дного распределител  импульсов, выход первого разр да которого соединен с четвертым входом управлени  блока суммировани , первый информационный вход которого соединен 5 с выходом усилител  считывани , выход формировател  сигнала сброса соединен с входами сброса разр дного распределител  импульсов, синхронизатора импульсов и блока суммировани , первый и второй выходы которого соединены с вторыми входами соответственно ключа записи нул  и ключа записи единицы, отличающийс  tvO тем, что, с целью повьш1ени  быстродействи  и надежности, в  чейку четсл kl ности введена дополнительна  обмотка записи нул , котора  включена между О5 выходом ключа записи единицы и входами обмоток записи старших разр - . дов линейки магнит.ных элементов пам ти, а также дополнительна  обмотка записи единицы, котора  включена между выходом ключа записи нул  и входом обмотки записи нул  младшего разр да линейки магнитных элементов пам ти, в разр дный распределитель импульсов введен дополнительный нулевой разр д, выход которого соединен с первым входом управлени  синхрониA PULSE COUNTER containing a current limiter, a power source, an input bus, a read amplifier, a parity cell on the magnetic core, a ruler of magnetic memory elements, a polling key, a parity key, a zero key, a write key of the unit, bit, a pulse generator, bit pulse distributor, pulse synchronizer, summation unit and reset signal shaper, input bus connected to the first pulse synchronizer input, input of the reset signal generator connected to the input of the limit the current source, which is connected to the first output of the power source, the second output of which is connected to the common bus, the outputs of the discharge pulse distributor are connected to the control inputs of the discharge switches, through which the outputs of the write and poll windings of the magnetic memory cell line are connected to the common bus, read windings parity cells on the magnetic core and a line of magnetic memory elements are connected in series and connected to the signal inputs of the read amplifier, the first inputs of the interrogation keys. the zero records and unit records are connected to the current limiter output, the first, second, third, fourth and fifth outputs of the synchronization pulse generator are connected respectively to the first control input of the summation unit, the second input of the interrogation key, the synchronization input of the read amplifier, the VTO control input of the sum block borrow and the third input of the summation unit, which is connected to the input of the discharge pulse distributor, the output of the first bit of which is connected to the fourth control input of the summation unit, the first The first information input of which is connected to the output of the read amplifier, the output of the reset signal generator is connected to the reset inputs of the low-level pulse distributor, the pulse synchronizer and the summation unit, the first and second outputs of which are connected to the second inputs of the zero write key and the write key of the unit that differs tvO the fact that, in order to increase speed and reliability, an additional zero-entry winding was inserted into the cell of the cell, which is connected between the O5 output of the recording key of the unit and moves MSB recording coils -. The lines of the magnetic memory elements, as well as the additional winding of the unit, which is connected between the output of the zero write key and the input winding of the zero record of the low-order bit of the magnetic memory elements, have introduced an additional zero bit into the discharge pulse distributor connected to the first synchronization control input

Description

затора импульсов, обмотка записи ну л   чейки четности включена между выходом ключа записи нул  и входами обмоток записи нул  сердечников стар ших разр дов линейки магнитных элементов пам ти, обмотка записи единицы включена между выходом ключа записи единицы и входом обмотки записи единицы сердечника младгаего разр да линейки магнитных элементов пам ти, обмоТка опроса включена между выходом ключа опроса, которьй соединен с входом обмоток опроса линейки магнитных элементов пам ти, и ключомpulse pulse, parity zero point write winding is connected between the zero write key output and zero zero write core write windings, the high bits of the magnetic memory elements ruler, the unit write winding is connected between the unit write key output and the record side of the minor bit of its ruler magnetic memory elements, interrogation winding is connected between the output of the interrogation key, which is connected to the input of the interrogation windings of the line of magnetic memory elements and the key

четности, выход и управл ющий вход которого соединены соответственно с общей шиной и выходом нулевого разр да разр дного распределител  импульсов, который соединен с п тым входом блока суммировани , второй информационный вход и третий выход которого соединены соответственно с выходом и вторый входом управлени  синхронизатора импульсов, а вход установки генератора импулЬсов синхронизации соединен с выходом формировател  сигнала сброса .parity, the output and control input of which are connected respectively to the common bus and the zero-bit output of the pulse distributor, which is connected to the fifth input of the summation unit, the second information input and the third output of which are connected respectively to the output and the second pulse synchronizer control input, and the installation of the synchronization pulse generator is connected to the output of the reset signal generator.

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и телемеханики дл  счета импульсов, вывода накопленной информации и ее хранени  при несанкционированных отключени х питани .The invention relates to a pulse technique and can be used in automation and remote control devices for counting pulses, retrieving accumulated information and storing it in the event of unauthorized power cuts.

Известен двоичный счетчик импульсов , содержащий линейку магнитных элементов пам ти, элемент контрол  источника питани , вход и выход которого соединены соответственно с источником питани  и обмотками записи магнитных элементов пам ти lj .A binary pulse counter is known, which contains a line of magnetic memory elements, a control element of the power supply, the input and output of which are connected respectively to the power supply and the write windings of the magnetic memory elements lj.

Недостатком данного счетчика импульсов  вл етс  низка  надежность, поскольку он тер ет накопленную информацию , если отключение питани  происходит во врем  изменени  информации в числовой линейке, например, при сквозном переносе.The disadvantage of this pulse counter is low reliability, since it loses accumulated information if a power outage occurs during the change of information in a numerical scale, for example, during end-to-end transfer.

Наиболее близким к изобретению  вл етс  счетчик импульсов, содержащий ограничитель тока, источник питани , входную шину, усилитель считывани ,  чейку четности на магнитном сердечнике , линейку магнитных элемен-тов пам ти, ключ опроса, ключ четности, ключ записи нул , ключ записи единицы , разр дные ключи, генератор импульсов синхронизацииJ разр дньй распределитель импульсов, синхронизатор импульсов, блок суммировани  и формирователь сигнала сброса, входна  шина соединена с первым входом синхронизатора импульсов, вход формировател )Closest to the invention is a pulse counter comprising a current limiter, a power source, an input bus, a read amplifier, a parity cell on the magnetic core, a ruler of magnetic memory elements, a poll key, a parity key, a zero key, a unit write key, bit switches, synchronization pulse generatorJ discharge pulse distributor, pulse synchronizer, summation unit and reset signal generator, input bus connected to the first pulse synchronizer input, driver input

сигнала сброса соединен с входом ограничител  тока, который соединен с первым выходом источника питани , второй выход которого соединен с общей шиной , выходы разр дного распределител  импульсов соединены с входами управле-,the reset signal is connected to the input of the current limiter, which is connected to the first output of the power source, the second output of which is connected to the common bus, the outputs of the discharge pulse distributor are connected to the control inputs,

ни  разр дных ключей, через которыеno bit keys through which

II

выходы обмоток записи и опроса линейки магнитных элементов пам ти соединены с общей шиной, обмотки считывани   чейки четности на магнитном сердечнике и линейки магнитных элементов пам ти соединены последовательно и подключены к сигнальным входам усилител  считывани , первые входы ключей опроса, записи нул  и записи единицы соединены с выходом ограничител  тока, первый, второй, третий, четвертый и п тый выходы генератора импульсовthe windings of writing and polling the line of magnetic memory elements are connected to a common bus; the windings of reading the parity cell on the magnetic core and the lines of magnetic memory elements are connected in series and connected to the signal inputs of the read amplifier; the first inputs of the keys of the poll, writing zero and writing unit are connected to the output of the current limiter, the first, second, third, fourth and fifth outputs of the pulse generator

синхро1И{зации соединены соответственно с первым входом управлени  блока суммировани , вторым входом, ключа опроса, входом синхронизации усилител  считывани , вторым входом управлени  блока суммировани  и третьим входом блока суммировани , который соединен с входом разр дного распределител  импульсов, выход первого разр да которого соединен с четвертым входом управлени  блока суммировани , первый информационный вход которого соединен с выходом усилител  считывани , выход формировател  сигнала сброса соединен с входами сброса разр дного распределител  импульсов,synchronization is connected respectively to the first control input of the summation unit, the second input, the interrogation key, the synchronization input of the read amplifier, the second control input of the summation unit and the third input of the summation unit, which is connected to the input of the bit pulse distributor whose output of the first digit is connected to the fourth control input of the summation unit, the first information input of which is connected to the output of the read amplifier, the output of the reset signal generator is connected to the reset inputs once a variety of pulse distributors,

синхронизатора импульсов и блока суммировани , первый и второй выходы которого соединены с вторыми входами соответственно ключа записи нул  и ключа записи единицы zl . Недостатками известного счетчика импульсов  вл ютс  относительно низкие надежность и быстродействие, так как при его работе возникает необходимость формировани  дополнительных тактов работы разр дного распределител  дл  обслуживани  серлечников признака суммировани  и признака изменени  четности, а также наличие дополнительного оборуповани  пл  обработки информации с панных серпечников . Это снижает надежность работы счетчика и приводит к увеличению длительности цикла его работы на 2 такта. Целью изобретени   вл етс  повышение быстподействи  и надежности счетчика импульсов. Поставленна  цель достигаетс  тем, что в счетчике импульсов, содер жащем ограничитель тока, источник питани , входную шину, усилитель счи тывани ,  чейку четности па магнитном сердечнике, линейку магнитных элементов пам ти, ключ опроса, -ключ четности, ключ записи нул , ключ чаписи единицы, разр дные ключи, ге нератор импульсов синхронизации, ра р дный распределитель импульсов, си хронизатор импульсов, блок суммировани  и формирователь сигнала сброс входна  шина соединена с первым входом синхронизатора импульсов, вход формировател  сигнала сброса соедине с входом ограничител  тока, который соединен с первым выходом источника питани , второй выход которого соеди нен с общей шиной, выходы разр дног распределител  импульсов соединены с входами управлени  разр дных ключе через которые выходы обмоток записи и опроса линейки магнитных элементо пам ти соединены с общей шиной, обмотки считывани   чейки четности на магнитном сердечнике и линейки магнитных элементов пам ти соединены последовательно и подключены к сигнальным входам усилител  считывани  первые входы ключей опроса, записи нул  и записи единицы соединены с вы ходом ограничител  тока, первый, вто-55 a pulse synchronizer and a summation unit, the first and second outputs of which are connected to the second inputs of a zero-key and a zero-key of a unit of zl, respectively. The disadvantages of the known pulse counter are relatively low reliability and speed, since during its operation it becomes necessary to form additional clock of the bit distributor for servicing serlechniki, a sign of summation and a sign of changing parity, as well as the presence of additional equipment for processing information from the servers. This reduces the reliability of the meter and leads to an increase in the duration of its operation cycle by 2 clocks. The aim of the invention is to increase the speed and reliability of the pulse counter. The goal is achieved by the fact that in a pulse counter containing a current limiter, a power source, an input bus, a read amplifier, a parity cell in a magnetic core, a line of magnetic memory elements, a poll key, a parity key, a zero key, a write key units, bit switches, synchronization pulse generator, random pulse distributor, pulse synchronizer, summation unit and signal conditioner reset input bus connected to the first pulse synchronizer input, signal generator input Ala reset connected to the input of the current limiter, which is connected to the first output of the power source, the second output of which is connected to the common bus, the outputs of the pulse distributor discharge are connected to the control inputs of the discharge switch through which the outputs of the windings of the recording and polling of the magnetic element memory line are connected with a common bus, the windings of the parity cell reading on the magnetic core and the lines of magnetic memory elements are connected in series and connected to the signal inputs of the read amplifier the first key inputs polling, recording zero and recording units are connected to the output of the current limiter, first, wto-55

рой, третий, четвертый и п тьй выходы генератора импульсов синхронизации соединены соответственно с первымthe swarm, third, fourth and fifth outputs of the generator of synchronization pulses are connected respectively to the first

и вторым входом управлении синхронизатора импульсов, а вход установки генератора импульсов синхронизации 764 входом управлени  блока суммировани , вторым входом ключа опроса, входом синхронизации усилител  считывани , вторым входом управлени  блока суммировани  и третьим входом блока суммировани , который соединен с входом разр дного распределител  импульсов, выход первого разр да которого соединен с четвертым входом управлени  блока суммировани , первьй информационный вход которого соединен с выходом усилител  считывани , выход формировател  сигнала сброса соединен с входами сброса разр дного распределител  импульсов, синхронизатора импульсов и блока суммировани , первый и второй выходы которого соединены с вторыми входами соответственно ключа записи нул  и ключа записи единицы , п . чейку четности введена дополнительна  обмотка записи нул , котора  включена между выходом ключа записи единицы и входами обмоток записи старших разр дов линейки магнитных элементов пам ти, а также дополнительна  обмо-ка записи единицы, кото;ра  включена -шжду выходом ключа записи нул  I ходом обмотки записи нул  младшего разр да линейки магнитных элемерстов пам ти, в разр дный распределитель имггульсов введен дополнительный нулевой разр д, выход которого соединен с первым входом управлени  синхронизатора импульсов, обмотка записи нул   чейки четности включена между выходом ключа записи нул  и входами обмоток записи нул  сердечников старших разр дов линейки магнитных элементов пам ти, обмотка записи единицы включена между выходом ключа записи единицы и входом обмотки записи единицы сердечника младшего разр да линейки магнитных элементов пам ти, обмотка опроса включена между выходом ключа опроса, который . соединен с входом обмоток опроса линейки магнитных элементов пам ти, и ключом четности, выход и управл ющий вход которого соединены соответственно с общей шиной и выходом нулевого разр да разр дного распределител  импульсов, который соединен с п тым входом блока суммировани , второй информационный вход и третий выход которого соединены соответственно с выходом соединен с выходом формировател  сигнала сброса. На фиг. 1 показана структурна  схема счетчика; на фиг. 2 - пример выполнени  синхронизатора импульсов; на фиг. 3 - пример структурной схемы выполнени  блока суммировани . Счетчик импульсов содержит ограничитель 1 тока, источник 2 питани  входную шину 3, усилитель U считывани ,  чейку 5 четности на магнитном сердечнике, линойку 6 магнитных эле ментов пам ти, ключ 7 опроса, ключ четности, ключ 9 записи нул , ключ записи единиц1 |, разр дные ключи 11, генератор 12 импульсов синхронизаци разр дный распределитель 13 импульсов , синхронизатор 14 импульсов, блок 15 суммировани  и формирователь 16 сигнала сброса. Входна  шина 3 соединена с первым входом синхронизатора 1А импульсов, а вход формировател  16 сигнала сброса . с входом ограничител  1 тока, который соединен с первым выходом источ ника -2 питани , второй выход которо го св зан с общей шиной 17. Выходы разр дного распределител  13 импуль сов соединены с входами управлени  разр дных ключей 11, через которые выходы обмоток записи и опроса линейки 6 магнитных элементов пам ти соединены с общей шиной 17. Обмотки считывани   чейки 5 четности на маг нитном сердечн1п е и линейки 6 магни ных элементов пам ти соединены посл довательно и подключены к сигнальным входам усилител  4 считывани , первые входы ключей 7,9 и 10 соответст венно опроса, записи нул  и записи единицы соединены с выходом огранич тел  1 тока, первый, второй, третий четвертый и п тый выходы генератора 12 импульсов синхронизации - соо ветственно с первым входом управлени  блока 15 суммировани , вторым входом ключа 7 опроса, входом синхронизации усилител  4 считывани , вторым входом управлени  блока 15 суммировани  и третьим входом блока 15, который соединен с входом ра р дного распределител  13 импульсов выход первого разр да которого подключен к четвертому входу управлени  блока 15 суммировани , первый инфор мационньй вход которого соединен с выходом усилител  4 считывани . Выход формировател  16 сигнала сброса (соединен с входами сброса разр дного распределител  13 импульсов, синхронизатора 14 импульсов и блока 15 суммировани , первый и второй выходы которого соединены с вторыми входами Соответственно ключа 9 записи нул  |и ключа 10 записи единицы. В  чейке 5 четности имеетс  дополнительна  обмотka записи нул , котора  включена между выходом ключа 10 записи единицы и входами обмотки записи старших раз р дов линейки 6 магнитных элементов пам ти, а также дополнительна  обмотка записи единицы, котора  включена между выходом ключа 9 записи нул  и входом обмотки записи нул  младшего разр да линейки 6 магнитных элементов пам ти. В разр дном распределителе 13 импульсов выход нулевого разр да соединен с первым входом управлени  синхронизатора 14 импульсов, обмотка зариси нул   чейки 5 четности включена между выходом ключа 9 записи нул  и входами обмоток записи нул  сердечников старших разр дов линейки 6 магнитных элементов пам ти, обмотка записи единицы.- между выходом ключа 10 записи единищз и входом обмотки записи единицы сердечника младшего разр да линейки 6 магнитных элементов пам ти, обмотка опроса - между выходом ключа 7 опроса, который соединен с входом обмоток опроса линейки 6 магнитных элементов пам ти, и ключом 8 четности, выход и управл ющий вход которого соединены соответственно с общей шиной 17 и вькодом нулевого разр да разр дного распределител  13 импульсов, св занного с п тым входом блока 15 суммировани , второй информационный вход и третий выход которого соединены соответственно с выходом и вторым входом управлени  синхронизатора 14 импульсов, а вход установки генератора 12 импульсов синхронизации соединен с выходом формировател  16 сигнала сброса. Синхронизатор 14 импульсов (фиг. 2) содержит два 1К-триггера 18 и 19 с входами S и R установки 1 и О, элемент И 20, вход 21 сброса, первый 22 и второй 23 входы управлени , выход синхронизатора 24 импульсов. Блок 15 суммировани  (фиг, 3) содержит дйа асинхронных RS-триггера 25 и 26 с входной логикой, 1К-триггер 27 с входом R установки О, два элемента И-ИЛИ 28 и 29, элемент И 30,, зле711 мент НЕ 31, первый 32 и второй 33 ин формационные входы, вход 34 сброса, nepBbDi 35, второй 36, третий 37, четвертый 38 и п тый 39 входы управлени , первый 40, второй 41 и третий 4 выходы. Устройство работает следующим образом . При включении напр жени  питани  формирователь 16 сигнала сброса формирует сигнал, который поступает на вход 21 сброса синхронизатора 14 импульсов , устанавлива  по R-входам триггеры 18 и 19 в нулевое состо ние на вход 34 сброса блока 15 суммирова ни , устанавлива  по R-входу триггер 27 в нулевое состо ние, и на вхо ды сброса генератора 12 импульсов синхронизации и разр дного распределител  13, устанавлива  их в исходно состо ние. При этом активизируетс  вспомогательный выход разр дного рас пределител  13, Генератор 12 импульсов синхрониза ции в каждом состо нии разр дного распределител  13 вырабатывает на каждом из п ти своих выходов по одно му импульсу определенной длительност обеспечива  временное взаимодействие ;Элементов счетчика в каждом такте ег iработы. г Импульс С первого выхода генерато ра 12 поступает на первый вход 35 управлени  блока 15 суммировани  и устанавливает по R-входу триггер 25 в нулевое состо ние в каждом состо нии разр дного распределител  13, по готавлива  его к приему информации, считываемой из магнитных сердечников числовой линейки 6, а также устанавливает по R-входу триггер 26 в нулевое состо ние при условии, что активизирован вспомогательный выход разр дного распределител  13, сигнал с которого поступает чроез п тый вход 39 управлени  блока 15 суммировани  на S- и R-входы триггера 26, подготавлива  его к приему информации , считываемой только с сердечника  чейки 5 четности. Импульсы с второго выхода генерат ра 12 используютс  дл  запуска ключа 7 опроса, через который протекает ток с источника 2 питани  через огра ничитель 1 тока и далее через одну из обмоток опроса магнитных сердечников  чейки 5 четности или числовой линейки 6, выбор которых осуществл 6 етс  последовательным во времени включением ключа 8 четности и разр дных ключей 11 сигналами с выходов разр дного распределител  13, Сигналы, считанные из сердечников 5 четности и числовой линейки 6, поступают с последовательно включенных обмоток считывани  зтих сердечников на входы дифференциального стробируемого усилител  4 считывани , который стробируетс  импульсом с третьего выхода генератора 12, Считанные сигналы с выхода усилител  4 считывани  поступают на первый информационный вход 32 блока 15 суммировани , где во вспомогательном такте (при активизации пспомогатольного выхода разр дного распределител  13) принимаютс  по S-входу в триггер 26 четности, а во псех остальных тактах - в триггер 25 также по S-входу, Запрет приема информации в триггер 25 во вспомогательном такте осуществл етс  с помощью злемента НЕ 31, Импульс с четвертого выхода генератора 12 поступает на второй вход 36 управлени  блока 15 суьошропани  и определ ет длитель)1ость импульсов на выходах 40 и 41 элементов Н-ИПИ 29 и 28 по врем  измене 1и  информации в сердечниках  чейки 5 четности и числовой линейки 6, Импульсы с п того выхода генератора 12 поступают на вход разр дного распределител  13, последонательно измен   его состо ние, а также на третий вход 37 управлени  блока 15 суммироваЕш , обеспечива  по срезу сдвиг информации из триггера 25 в триггер 27, (Магнитные сердечники  чейки 5 четности и числовой линейки 6 перед началом работы счетчика могут быть установлены в исходное состо ние одним из известных способов, например импульсом тока начальной установки, протекающим через общую обмотку сброса (не показана) . В случае, когда на входную шину 3 счетные импульсы Ffe поступают, синхронизатор 14 импульсов остаетс  в исходном состо нии и нулевой логический сигнал с его выхода 24 поступает на второй информационньп вход 33 блока 15 суммировани  и блокирует элементы И-ИЛИ 28 и 29, запреща  тем самым запись информации в числовую 91 линейку 6 и  чейку 5 четности. При этом производитс  только периодическое считывание информации из  чейки четности и числовой линейки 6 и вывод ее соответственно на триггеры 26 и 25 блока 15 суммировани . При поступлении на входную шину 3 счетных импульсов счетчик работает следующим образом. Счетный импульс с входной шины 3 поступает на вход синхронизатора 14 импульсов и устанавливает триггер 18 в единичное состо ние. При очередной развертке разр дного распределител  13 сигнал с выхода нулевого разр да поступает через первый вход 22 управлени  синхрониза тора 14 и через элемент И 20 на S-вход триггера 19 и устанавливает его в единичное состо ние, при этом на выходе 24 синхронизатора 14 формируетс  сигнал разрешени  счета. Одновременно с этим срез импульса с выхода элемента И 20 устанавливает триггер 18 по С-входу в исходное нулевое состо ние. Сигнал разрешени  счета с выхода 24 синхронизатора 14 через второй информационный вход 33 блока 15 суммировани  поступает на входы элементов И-ИЛИ 28 и 29 и подготавливает их к работе. Блок 15 суммировани  работает в соответствии с правилами увеличени на единицу числа, выраженного в моди фицированном рефлексном коде. Соглас но правилам, если число четное, то инвертируетс  только код младшего ра р да, если число нечетное, то инвертируетс  только код разр да, следующего за разр дом, в котором имеетс  единичный код, при последовательном просмотре разр дов числа в счетчике, начина  с младшего. При этом необход мо также изменить на противоположный код четности числа, хран щийс  в  че ке четности. Рассмотрим случай, когда число четное, т.е. с сердечника  чейки 5 четности считан нулевой код. Единичный сигнал с инверсного выхода триггера 26 поступает на соответствующие входы элементов И-ИЛИ 28 и 29. Выделение младшего разр да осу ществл етс  сигналом с выхода младшего разр да распределител  13, такж поступающим через четвертый вход 38 управлени  блока 15 суммировани  на 6 соответствующие входы элементов И-ИЛИ 28 и 29. В зависимости от кода, считанного с сердечника м.падшего разр да числовой линейки 6, т.е. от состо ни  триггера 25, активизируетс  один из элементов И-ИПИ 28 или 29. Так, если считан нулевой код, то единичным сигналом с инверсного выхода триггера 25 активизируетс  элемент И-Ш1И 28. Сигнал с выхода элемента И-ИЛИ 28 через второй выход 41 блока 15 суммировани  поступает на |вход управлени  ключа 10 записи единицы и открывает его. Ток, протекакщий по цепи источник 2 напр жени  питани . - ограничитель 1 тока - ключ 10 записи единицы - перва  обмотка записи единицы сердечника  чейки 5 четности - обмотка записи единицы младшего разр да числовой линейки 6 - разр дный ключ 11 младшего разр да - обща  шина 17 источника напр жени  питани , обеспечивает установку единичного кода в младшем разр де числовой линейки 6 и одновременно изменение кода четности в сердечнике  чейки 5 четности на противоположньй, т.е. с нулевого на единичный. Одновременно с записью информации в числовую линейку 6 сигнал с выхода элемента Й-ИЛИ 28 через элемент ИЛИ 30 поступает на третий выход 42 блока 15 суммировани  и далее на второй вход 23 управлени  синхронизатора 14 и срезом устанавливает триггер 19 по С-входу в исходное нулевое состо ние, после чего снимаетс  сигнал разрешени  счета с второго информационного входа 33 блока 15 суммировани .. На этом цикл записи заканчиваетс . Если с сердечника младшего разр да числовой линейки 6 считан единичный код, то триггер 25 блока 15 суммировани  устанавливаетс  в единичное состо ние, и сигнал единицы с его пр мого выхода поступает на элемент И-ИЛИ 29 и активизирует его. При этом на первом выходе 40 блока 15 суммировани  по вл етс  сигнал, запускаю1ций ключ 9 записи нул . В этом случае ток протекает по цепи источник 2 напр жени  питани  - ограничитель 1 тока - ключ 9 записи нул  - втора  обмотка записи единицы сердечника  чейки 5 четности - об11and the second control input of the pulse synchronizer, and the installation of the generator of synchronization pulses 764 by the control input of the summation unit, the second input of the polling key, the synchronization input of the read amplifier, the second control input of the summation unit and the third input of the summation unit, which is connected to the input of the discharge pulse distributor, output the first bit of which is connected to the fourth control input of the summation unit, the first information input of which is connected to the output of the read amplifier, the output the reset signal generator is connected to the reset inputs of the bit pulse distributor, the pulse synchronizer and the summation unit, the first and second outputs of which are connected to the second inputs of the write key zero and the record key of the unit, respectively. the parity cell introduced an additional write zero winding, which is connected between the output of the unit write key and the write windings of the higher bits of the magnetic memory elements ruler, as well as an additional unit write winding, which is turned on — each time the output of the zero write key I winds recording the low-order zero of the magnetic memory elements line, an additional zero bit is inserted into the discharge ignition distributor, the output of which is connected to the first control input of the pulse synchronizer, winding record and a zero parity cell is connected between the output of the zero write key and the inputs of the write windings of zero cores of higher bits of the magnetic memory line, the unit write winding is connected between the output of the unit write key and the input winding of the lower core unit of the magnetic memory cell line, winding polling is enabled between polling key output, which. connected to the input of the interrogation windings of a line of magnetic memory elements, and the parity key, the output and control input of which is connected respectively to the common bus and the zero-bit output of the pulse distributor, which is connected to the fifth input of the summation unit, the second information input and the third the output of which is connected respectively to the output connected to the output of the reset signal generator. FIG. 1 shows a block diagram of a counter; in fig. 2 shows an embodiment of a pulse synchronizer; in fig. 3 is an example of a block diagram of the execution of the summation block. The pulse counter contains a current limiter 1, a power source 2, an input bus 3, a read amplifier U, a parity cell 5 on the magnetic core, a line of 6 magnetic memory elements, a polling key 7, a parity key, a zero writing key 9, a writing key of units1 |, bit switches 11, synchronization pulse generator 12, pulse distributor 13 pulses, pulse synchronizer 14, summation block 15 and reset signal generator 16. The input bus 3 is connected to the first input of the synchronizer 1A pulses, and the input of the driver 16 of the reset signal. to the input of current limiter 1, which is connected to the first output of power supply source -2, the second output of which is connected to the common bus 17. The outputs of the discharge distributor 13 pulses are connected to the control inputs of the discharge switches 11, through which the outputs of the write windings and the interrogation line 6 of the magnetic memory elements are connected to the common bus 17. The read windings of the parity cell 5 on the magnetic card and the 6 lines of the magnetic memory elements are connected sequentially and connected to the signal inputs of the amplifier 4 readings, the first inputs of the keys 7.9 10, respectively, polling, recording zero and recording unit are connected to the output of a limited current body 1, first, second, third, fourth and fifth outputs of the generator 12 of synchronization pulses - respectively with the first control input of the summation unit 15, the second input of the polling key 7, input synchronization of the read amplifier 4, the second control input of the summation unit 15 and the third input of the unit 15, which is connected to the input of the variable distributor 13 pulses, the output of which is the first bit connected to the fourth control input of the sum unit 15 The first information input of which is connected to the output of the amplifier 4 readings. The output of the reset signal generator 16 (connected to the reset inputs of the bit distributor 13 pulses, the synchronizer 14 pulses and the summation unit 15, the first and second outputs of which are connected to the second inputs of the Zero entry key 9 respectively and the unit entry key 10. There is a parity cell 5 an additional zero record winding, which is connected between the output of the key 10 of the unit record and the inputs of the record winding of the higher orders of the series of 6 magnetic memory elements, as well as the additional unit winding of the unit record, which is included waiting for the output of the zero-write key 9 and the input winding of the zero-zero record winding of the magnetic memory elements line 6. In the discharge distributor 13 pulses, the zero-discharge output is connected to the first control input of the synchronizer 14 pulses, the parity cell 5 winding is connected between the key output 9 zero records and winding inputs of zero zero core record cores of the 6 magnetic memory elements ruler, unit writing wind. - between the output of the single unit write key 10 and the input winding of the lower unit core unit recording winding and a line of 6 magnetic memory elements, a poll winding - between the exit of the interrogation key 7, which is connected to the input of the interrogation windings of a line of 6 magnetic memory elements, and an even parity key 8, the output and control input of which are connected respectively to the common bus 17 and zero code discharge bit distributor 13 pulses associated with the fifth input of the summation unit 15, the second information input and the third output of which are connected respectively to the output and the second control input of the synchronizer 14 pulses, and the input of the generator 12 torus synchronization pulse shaper connected to the output 16 of the reset signal. The synchronizer 14 pulses (Fig. 2) contains two 1K-trigger 18 and 19 with inputs S and R installation 1 and O, the element And 20, the input 21 of the reset, the first 22 and second 23 control inputs, the output of the synchronizer 24 pulses. The summation unit 15 (FIG. 3) contains the asynchronous RS flip-flop 25 and 26 with the input logic, the 1K flip-flop 27 with the input R of the O installation, two AND-OR elements 28 and 29, the AND 30 element, the evil 711 ment NOT 31, the first 32 and second 33 information inputs, the reset input 34, nepBbDi 35, the second 36, the third 37, the fourth 38 and the fifth 39 control inputs, the first 40, the second 41 and the third 4 outputs. The device works as follows. When the supply voltage is turned on, the reset signal shaper 16 generates a signal that is fed to the reset input 21 of the pulse synchronizer 14, sets the R-inputs triggers 18 and 19 to the zero state on the reset input 34 of the summation unit 15, sets the R-input trigger 27 to the zero state, and to the reset inputs of the generator 12 of the synchronization pulses and the bit distributor 13, set them to their initial state. In this case, the auxiliary output of the bit distributor 13 is activated. The generator 12 synchronization pulses in each state of the bit distributor 13 generates a specific duration for each of its five outputs by one pulse, providing time interaction; Counter elements in each clock cycle work. The impulse C from the first output of the generator 12 enters the first input 35 of the control unit 15 of the summation and sets the R input to the trigger 25 to the zero state in each state of the discharge distributor 13, preparing it to receive information read from the magnetic cores line 6, and also sets the trigger 26 to the zero state on the R input, provided that the auxiliary output of the bit distributor 13 is activated, the signal from which goes through the fifth control input 39 of the summation unit 15 to the S and R inputs three ger 26, preparing it to receive information read from the core cell only 5 parity. The pulses from the second output of the generator 12 are used to start the polling key 7, through which the current from the power source 2 flows through the current limiter 1 and then through one of the polling windings of the magnetic cores of the parity cell 5 or the numerical line 6, which are selected 6 consecutively in time by switching on the parity key 8 and the bit switches 11 by signals from the outputs of the discharge distributor 13, the signals read from the parity cores 5 and the numerical line 6 come from serially connected reading windings x cores to the inputs of the differential gated read amplifier 4, which is gated with a pulse from the third output of the generator 12. The read signals from the output of the read amplifier 4 arrive at the first information input 32 of the summation unit 15, where in the auxiliary clock (when the distributor 13 is activated) are accepted by the S-input to the parity trigger 26, and in other cycles, to the trigger 25 also by the S-input. The prohibition of receiving information to the trigger 25 in the auxiliary clock is performed using The pulse 31, the pulse from the fourth output of the generator 12 is fed to the second input 36 of the control unit 15 suroshropany and determines the duration of the pulses at the outputs 40 and 41 of the H-IPD elements 29 and 28 while changing the information in the cores of the parity cell 5 and line 6, impulses from the fifth output of generator 12 are fed to the input of the bit distributor 13, subsequently changing its state, as well as to the third control input 37 of the unit 15, summing, providing the information from trigger 25 to trigger 27, slice, (Magnetic hearts and cell 5, and numeric parity line 6 before the start of operation of the counter can be set to the initial state of one of the known methods such as initial setting pulse current flowing through the common reset winding (not shown). In the case when the input bus 3 counts Ffe pulses, the pulse synchronizer 14 remains in the initial state and the zero logic signal from its output 24 enters the second information input 33 of the summation unit 15 and blocks the AND-OR elements 28 and 29, prohibiting the most information entry in the numerical 91 line 6 and parity cell 5. In this case, only periodic information is read from the parity cell and the number bar 6 and outputted accordingly to the triggers 26 and 25 of the summation unit 15. When entering the input bus 3 counting pulses, the counter operates as follows. The counting pulse from the input bus 3 arrives at the input of the synchronizer 14 pulses and sets the trigger 18 into one state. At the next sweep of the bit distributor 13, the signal from the zero-bit output enters through the first control input 22 of the synchronizer 14 and through the AND element 20 to the S input of the trigger 19 and sets it to one state, while the output 24 of the synchronizer 14 generates a signal account resolution. At the same time, the cutoff of the pulse from the output of the element AND 20 sets the trigger 18 to the C input to the initial zero state. The account enable signal from the output 24 of the synchronizer 14 through the second information input 33 of the summation unit 15 is fed to the inputs of the AND-OR elements 28 and 29 and prepares them for operation. The summation unit 15 operates in accordance with the rules of incrementing per unit number expressed in the modified reflex code. According to the rules, if the number is even, then only the code of the lower order is inverted; if the number is odd, then only the code of the discharge following the discharge, in which there is a unit code, is inverted when sequentially viewing the number of digits in the counter, starting with junior. In this case, it is also necessary to change to the opposite parity code of the number stored in the parity check. Consider the case when the number is even, i.e. A zero code was read from the core of the 5 parity cell. A single signal from the inverse output of the trigger 26 is supplied to the corresponding inputs of the AND-OR elements 28 and 29. The low-order bit is allocated by the low-bit output of the distributor 13, also coming through the fourth control input 38 of the summation unit 15 to the six corresponding inputs of the elements AND-OR 28 and 29. Depending on the code read from the core of the fallen bit of the numeric scale 6, i.e. from the state of the trigger 25, one of the I-IPI elements 28 or 29 is activated. Thus, if a zero code is read, then the I-III element 28 is activated by a single signal from the inverse output of the trigger 25. The signal from the output of the AND-OR element 28 through the second output 41 of the summation unit 15 is fed to the input of the control key of the unit record 10 and opens it. The current flowing through the circuit is the source 2 of the supply voltage. - current limiter 1 - unit write key 10 - first winding of a unit of a parity cell 5 unit parity - winding of a record of a low-order unit of a numerical line 6 - low-level key 11 of a lower-order - common power supply bus 17, ensures installation of a single code in the lower order of the numeric ruler 6 and at the same time changing the parity code in the core of the parity cell 5 to the opposite one, i.e. from zero to one. Simultaneously with recording information into the numerical line 6, the signal from the output of the H-OR 28 element through the OR 30 element enters the third output 42 of the summation unit 15 and then to the second control input 23 of the synchronizer 14 and, by slice, sets the trigger 19 to the C input to the initial zero state then, the counting resolution signal is removed from the second information input 33 of the summation unit 15. This completes the recording cycle. If a single code is read from the low-order core of the number line 6, then the trigger 25 of summing unit 15 is set to one, and the unit signal from its direct output goes to the AND-OR element 29 and activates it. At the same time, on the first output 40 of the summation unit 15, a signal appears, starting up the key 9 of the zero record. In this case, the current flows through the power supply voltage source 2 - current limiter 1 - zero write key 9 - second winding of the unit of the parity cell 5 parity - circumference

11eleven

мотка записи нул  сердечника млад ,шего разр да числовой линейки 6 разр дный ключ 11 младшего разр да обща  шина 17 источника 2 напр жени  питани  и обеспечивает установку нулевого кода в сердечнике младшего разр да числовой линейки 6 и одновременно изменение кода в сердечнике  чейки 5 четности с нулевого на единичный .the core of the record is zero core junior, its digit is 6-digit low bit 11 low bit common bus 17 of power supply source 2 and ensures that the zero code is set in the low-level core of numeric line 6 and at the same time the code changes in the core of parity cell 5 zero on the unit.

Срезом сигнала с вьгхода злемента И-ИЛИ 29 через злемент ИЛИ 30 устанавливаетс  в нулевое состо ние по С-входу триггер 19 синхронизатора 1Д,Using a signal cut from the input of the element AND-OR 29 through the element OR 30, the trigger 19 of the synchronizer 1D is set to the zero state at the C input,

Рассмотрим случай, когда число нечетное, т.е. в  чейке 5 четности записан и считываетс  единичный кодConsider the case when the number is odd, i.e. in parity cell 5, the unit code is written and read

В зтом случае триггер 26 четности блока 15 суммировани  устанавливаетс  в единичное состо ние, при этом единичный сигнал с его пр мого выхода поступает на вторые половины элементов И-ИЛИ 28 и 29. Выделение кода первой единицы, котора  содержитс , например, в (i-l)-M разр де, при последовательном просмотре кода числовой линейки 6 осуществл етс  триггером 27, сигнал с пр мого выхода которого также поступает на вторые половинь элементов И-ИЛИ 28 и 29. В зависимости от кода следующего , i-разр да, принимаемого триггером 25 активизируетс  один из элементов И-ИЛИ 28 или 29.In this case, the parity trigger 26 of the summation block 15 is set to one, and the single signal from its direct output goes to the second half of the AND-OR elements 28 and 29. The selection of the code of the first unit, which is contained, for example, (il) -M bit, when sequentially viewing the code of the numerical line 6, is performed by trigger 27, the signal from the direct output of which also goes to the second half of the AND-OR elements 28 and 29. Depending on the next code, the i-bit received by trigger 25 one of the elements is activated in and-or 28 or 29.

Если в i-разр де записан и считан нулевой код, то активизируетс  элемент И-НПИ 28 и дааее ключ 10 записи единицы. Ток, протекающий по цепи источник 2 напр жени  питани  ограничитель 1 тока - ключ 10 записи единицы - втора  обмотка записи нул  сердечника  чейки 5 четности - обмотка записи единицы сердечника i-ro разр да числовой линейки 6 - i-й разр дный ключ 11 - обща  пшна 3 источника 2 напр жени  питани , обеспечивает изменение кода с нулевого на единичньй в сердечнике i-ro разр да числовой линейки 6 и одновременно изменение кода в сердечнике  чейки 5 четности с единичного на нулевой .If a zero code is written and read out in the i-bit, then the I-NPI 28 element and the key 10 of the unit record are activated. The current flowing through the circuit power supply voltage source 2 current limiter 1 - unit write key 10 - second write winding of zero parity cell 5 core - write coil of core unit i-ro bit of the numeric line 6 - i-th bit key 11 - common The pin 3 of the power supply source 2 provides for changing the code from zero to one in the core of the i-ro digit of line 6 and at the same time changing the code in the core of the parity cell 5 from unit to zero.

Если в i-M разр де записан единичный код, то единичный сигнал с инверсного выхода триггера 25 посту7612If a single code is recorded in the i-M bit, then a single signal from the inverse of the trigger output 25 post7612

пает на элемент И-ИЛИ 29 и аналсгично запускаетс  ключ 9 записи нул  и ток протекает по цепи источник 2 напр жени  питани  - ограничитель 1 тока - ключ 9 записи нул  - перва  обмотка записи нул  сердечника 5 четности - обмотка записи нул  сердечника i-ro разр да числовой ли-нейки 6 - i-й разр дньй ключ 11 - обща  шина 17 источника 2 напр жени  питани . При этом обеспечиваетс  изменение кода с единичного на нулевой в сердечнике i-ro разр да числовой линейки 6 и одновременно изменение кода в сердечнике  чейки 5 четности с единичного на нулевой.the element 9 is written and the current flows through the power supply source 2 circuit - current limiter 1 - zero key 9 - first zero write winding of parity core 5 - zero write winding of i-bit core Yes, numeric reference 6 — i-th bit of dongle 11 — common bus 17 of source 2 of supply voltage. At the same time, the code changes from one to zero in the core of the i-ro digit of line 6 and simultaneously changes the code in the core of the parity cell 5 from one to zero.

Установка триггера 19 синхронизатора 14 в исходное состо ние аналогична описанной.Setting the trigger 19 of the synchronizer 14 to the initial state is similar to that described.

Таким образом, введение дополнительньсх обмоток записи нул  и единицы в сердечник  чейки четности счетчика импульсов, работающего в последовательном модифицированном рефлексном коде, позвол ет измен ть код в  чейке четности одновременно с изменением кода в числовой линейке.Thus, the introduction of additional windings of writing zero and one into the core of the parity cell of a pulse counter operating in a sequential modified reflex code allows the code in the parity cell to change along with the code in the numeric bar.

Это позвол ет увеличить быстродействие предлагаемого счетчика, так как не требуетс  формирование дополнительных тактов разр дного распределител , необходимых дл  работы сердечНИКОВ признака суммировани  и признака изменени  четности известного счетчика . Кроме того, снижаетс  импульсньв ток потреблени , так как запись информации производитс  только одинThis allows to increase the speed of the proposed counter, since it does not require the formation of additional clock cycles of the low-level distributor necessary for the operation of the cores of the summation sign and the sign of the change of the parity of the known counter. In addition, the impulse current consumption is reduced, since only one information is recorded

раз за цикл изменени  числа в счетчике на -t-1 .times per cycle of changing the number in the counter to -t-1.

Введение дополнительных обмоток в сердечник  чейки четности позвол ет одновременно существенно уменьшить аппаратурные затраты, необходимые дл  реализации счетчика, а именно: исключить два магнитных сердечника  чеек признаков суммировани  и изменени  четности, два усилител  считывани  информации с этих сердечников, двухразр дный регистр хранени  кода признаков, ключ записи признаков и т.д., что повьщ1ает надежность работы счетчика.Introducing additional windings into the core of the parity cell allows you to simultaneously significantly reduce the hardware costs required to implement the counter, namely, to exclude two magnetic cores of the cells of the signs of summation and parity, two amplifiers for reading information from these cores, a two-bit register of the code of the code of the signs, a key records of signs, etc., which increases the reliability of the counter.

11eleven

.2.2

Claims (1)

СЧЕТЧИК ИМПУЛЬСОВ, содержащий ограничитель тока, источник питания, входную шину, усилитель считывания, ячейку четности на магнитном сердечнике, линейку магнитных элементов памяти, ключ опроса, ключ четности, ключ записи нуля, ключ записи единицы, разрядные ключи, генератор импульсов синхронизации, разрядный распределитель импульсов, синхронизатор импульсов, блок суммирования и формирователь сигнала сброса, входная шина соединена с первым входом синхронизатора импульсов, вход формирователя сигнала сброса соединен с входом ограничителя тока, который соединен с первым выходом источника питания, второй выход'которого соединен с общей шиной, выходы разрядного распределителя импульсов соединены с входами управления разрядных ключей, через которые выходы обмоток записи и опроса линейки магнитных элементов памяти соединены с общей шиной, обмотки считывания ячейки четности на магнитном сердечнике и линейки магнитных элементов памяти соединены последовательно и подключены к сигнальным входам усилителя считывания, первые входы ключей опроса, записи нуля и записи единицы соединены с выходом ограничителя тока, первый, второй, третий, четвертый и пятый выходы генератора импульсов синхронизации соединены соответственно с первым входом управления блока суммирования, вторым входом ключа опроса, входом синхронизации усилителя считывания, вто -ым входом управления блока сумми) аания и третьим входом блока суммирования, который соединен с входом разрядного распределителя импульсов, выход первого разряда которого соединен с четвертым входом управления блока суммирования, первый информационный вход которого соединен с выходом усилителя считывания, выход формирователя сигнала сброса соединен с входами сброса разрядного распределителя импульсов, синхронизатора импульсов и блока суммирования, первый и второй выходы которого соединены с вторыми входами соответственно ключа записи нуля и ключа записи единицы, отличающийся тем, что, с целью повышения быстродействия и надежности, в ячейку четности введена дополнительная обмотка записи нуля, которая включена между выходом ключа записи единицы и входами обмоток записи старших разря- . дов линейки магнитных элементов памяти, а также дополнительная обмотка записи единицы, которая включена между выходом ключа записи нуля и входом обмотки записи нуля младшего разряда линейки магнитных элементов памяти, в разрядный распределитель импульсов введен дополнительный нулевой разряд, выход которого соединен с первым входом управления синхрониSU „„1112576 >A PULSE COUNTER containing a current limiter, a power supply, an input bus, a reading amplifier, a parity cell on a magnetic core, a line of magnetic memory elements, a polling key, a parity key, a zero key, a unit key, bit keys, a synchronization pulse generator, a discharge distributor pulses, a pulse synchronizer, a summing unit and a reset signal conditioner, the input bus is connected to the first input of the pulse synchronizer, the input of the reset signal conditioner is connected to the limiter input current, which is connected to the first output of the power source, the second output of which is connected to a common bus, the outputs of the discharge pulse distributor are connected to the control inputs of the bit keys, through which the outputs of the recording and polling windings of the line of magnetic memory elements are connected to the common bus, the reading coils of the parity cell on the magnetic core and the line of magnetic memory elements are connected in series and connected to the signal inputs of the reading amplifier, the first inputs of the polling keys, write zero and write units with are single with the current limiter output, the first, second, third, fourth and fifth outputs of the synchronization pulse generator are connected respectively to the first control input of the summing unit, the second input of the interrogation key, the synchronization input of the readout amplifier, the second input of the control of the sum unit) and the third input the summing unit, which is connected to the input of the discharge pulse distributor, the output of the first discharge of which is connected to the fourth control input of the summing unit, the first information input of which is inen with the output of the read amplifier, the output of the reset signal shaper is connected to the reset inputs of the discharge pulse distributor, the pulse synchronizer and the summing unit, the first and second outputs of which are connected to the second inputs of the zero key and the unit key, respectively, characterized in that, in order to increase speed and reliability, an additional zero-recording winding is introduced into the parity cell, which is included between the output of the unit recording key and the inputs of the high-order write windings. line of magnetic memory elements, as well as an additional recording winding unit, which is connected between the output of the zero-recording key and the input of the low-voltage zero-recording winding of the line of magnetic memory elements, an additional zero discharge is inserted into the discharge pulse distributor, the output of which is connected to the first synchronization control input SU “ „1112576> затора импульсов, обмотка записи ну^ ля ячейки четности включена между выходом ключа записи нуля и входами' обмоток записи нуля сердечников стар· ших разрядов линейки магнитных элементов памяти, обмотка записи единицы включена между выходом ключа записи единицы и входом обмотки записи единицы сердечника младшего разряда линейки магнитных элементов памяти, обмотка опроса включена между выходом ключа опроса, который соединен с входом обмоток опроса линейки магнитных элементов памяти, и ключом четности, выход и управляющий вход которого соединены соответственно с общей шиной и выходом нулевого разряда разрядного распределителя импульсов, который соединен с пятым входом блока суммирования, второй ин формационный вход и третий выход которого соединены соответственно с выходом и вторыМ входом управления синхронизатора импульсов, а вход установки генератора импульсов синхронизации соединен с выходом формирователя сигнала сброса.pulse jam, the write winding for a parity cell is switched on between the output of the zero-recording key and the inputs of the zero-recording windings of the cores of the high-order bits of the magnetic memory element, the recording-write winding is turned on between the output of the unit recording key and the input of the write-winding coil of the core unit magnetic memory elements, the polling winding is connected between the output of the polling key, which is connected to the input of the polling windings of the line of magnetic memory elements, and the parity key, the output and control input of which respectively connected to a common bus and a zero-discharge output of a discharge pulse distributor, which is connected to the fifth input of the summing unit, the second information input and third output of which are connected to the output and the second input of the pulse synchronizer control, and the input of the synchronization pulse generator is connected to the output of the shaper reset signal. 1 Ϊ1 Ϊ
SU833585812A 1983-04-27 1983-04-27 Pulse counter SU1112576A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833585812A SU1112576A1 (en) 1983-04-27 1983-04-27 Pulse counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833585812A SU1112576A1 (en) 1983-04-27 1983-04-27 Pulse counter

Publications (1)

Publication Number Publication Date
SU1112576A1 true SU1112576A1 (en) 1984-09-07

Family

ID=21061424

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833585812A SU1112576A1 (en) 1983-04-27 1983-04-27 Pulse counter

Country Status (1)

Country Link
SU (1) SU1112576A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 875640, кл. Н 03 К 23/10, 1981. 2. Авторское свидетельство СССР по за вке № 3268153/18-21, кл. Н 03 К 23/10, 1981. *

Similar Documents

Publication Publication Date Title
US3012240A (en) Digital-to-analog converter
SU1112576A1 (en) Pulse counter
US3191163A (en) Magnetic memory noise reduction system
GB1132284A (en) Memory for a coherent pulse doppler radar
SU1030854A1 (en) Device for checking multidigit memory units
SU1160410A1 (en) Memory addressing device
SU382141A1 (en) DEVICE FOR RECORDING ON A MAGNETIC DRUM "-SOLVEAD BINARY CODES FOR L 'GROUPS
SU369632A1 (en) BINARY REGISTER ON MAGNETIC THRESHOLD
SU978358A1 (en) Pulse counter
SU1437974A1 (en) Generator of pseudorandom sequences
SU397965A1 (en)
SU1010632A1 (en) Test-setting device
SU978197A1 (en) Associative on-line memory device
SU1727213A1 (en) Device for control over access to common communication channel
SU1257601A1 (en) Multichannel meter of time intervals in pulse trains
SU217463A1 (en) DEVICE MEMORY AND REGISTRATION
SU1683017A1 (en) Modulo two check code generator
SU1355988A1 (en) Device for checking interruptions of power supply
SU1084797A1 (en) Device for determining number of ones in binary number
SU1115236A1 (en) Device for trouble-free counting of pulses
SU1115105A1 (en) Storage
SU1732349A1 (en) Device for data output
SU497728A1 (en) Matrix Type Memory Decoder
SU1444744A1 (en) Programmable device for computing logical functions
SU1005189A1 (en) Device for reading-out information from associative storage