SU1109806A1 - Устройство дл синхронизации воспроизведени оптоэлектронного запоминающего устройства - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВОСПРОИЗВЕДЕНИЯ ОПТОЭЛЕКТРОЙНОГО ЗАПОМИНШВДЗГО УСТРОЙСТВА, содержащее пЬследовательно соединенные фазовый детектор, интегратор и управл емый генератор, первый блок фазовой автоподстройки частоты и диффёренцируюгдай йдок, вход которого  вл етс  входом устройства, о т личающеес  тем, что, с целью повышени  точности синхронйэсщииг в него введены второй блок фазовой автоподстройки частоты , регистр сдвига, D-триггер и первый и второй мультиплексоры, причем выходы дифференцирующего блока подключены через первый и второй блоки фазовой автоподстройки частоты к информационному и синхронизирующему входам D-триггера, подсоединенного выходами к первым входам первого и второго мультиплексоров, информацион .ный вход регистра сдвига .соединен с выходом первого мультиплексора, первый и второй входы фазового детектора подключены к выходу второго мультиплексора и к выходу последнего разр да регистра сдвига, выход одного , из разр дов кото1юго  вл етс  выходом устройства, при этом выход управл емого генератора подключен к синхро- § низирующему входу регистра сдвига, (Л . нулевые входы соответственно первого . и второго мультиплексоров подсоединены к синхронизирующему входу D-триг гера, информационный вход которого соединен с единичными входами перво- g го и второго мультиплексоров. со 00 о Од

Description

Изобретение относитс  к области н кош1еми  информации, а именно к устройствам дн  синхронизации воспроизведени  оптоэлектронного запоминающего устройства. Известно устройство дл  синхрониэгщии воспроизведени  оптоэлектронного запоминающего устройства, содержащее блок фазовой автоподстройки частоты 1 , Недостаток этого устройства соетоит в недостаточной точности синхро низации, привод щей к срыву режима синхронизма. Известно также устройство дл  син хронизации воспроизведени  оптоэлектронного запо1.«нающего устройства , содержащее .последовательно соеди ненные делитель частоты, фазовый детектор , интегратор и управл емый генератор , дифференцирующий блок, coe-t диненный с компаратором и детектором нул  23. Недостаток известного устройства недостаточна  точность синхронизгщии при потенциальной записи сигналов. Цель изобретени  - повышение точности синхронизации оптоэлектронного запоминающего устройства. С этой целью в устройство дл  син хронизации воспроизведени  оптоэлект ронного запоминающего устройства, со держащее последовательно соединенные фазовый детектор, интегратор и управл емый генератор, первый блок фазовой автоподстройки частоты и дифференцирующий блок, вход которого  вл етс  входом устройства, введены второй блок фазовой автоподстройки частоты, регистр сдвига, D-триггер и первый и второй мультиплексоры, причем глхода даФФеренцирую.щего блока подключен через первый и второй блоки фазовой автоподстроки Частоты к информационному и синхронизирхповвем входам D-григгера, подсоединенного выходами к первым входам первого и второго мультиплексоров, информацион ный вход регистра сдвига соеданен с выходом первого мультиплексора, первый и второй входы фазового детек тора подключены к выходу второго мул типлексора и к выходу последнего раз р да регистра сдвига, выход одного из разр дов которого  вл етс  выходом устройства, при этом выход управ л емого генератора подключен к синхронизирующе входу регистра сдвига , нулевые входы соответственно пер вого и второго мультиплексоров подсоединены к синхронизирующему входу D-триггера, информационный вход которого соединен с единичными входами первого и второго мультиплексоров. На чертеже приведен один из возможных вариантов устройства дл  синхронизации воспроизведени  оптоэлект ронного запоминающего устройства. Устройство дл  синхронизации воспроизведени  оптоэлектронного запоминающего устройства содержит последовательно соединенные фазовый детектор 1, интегратор 2 и управл емый генератор 3, первый блок 4 .фазовой автоподстройки частоты и дифференцирующий блок 5, вход которого  вл етс  входом б устройства, а также второй блок 7фазовой автоподстройки частоты, регистр 8 сдвига, О-триггер 9 и первый и второй мультиплексоры 10 и 11, причем выходы дифференцирующего блока 5 подключены через первый и второй блоки 4 и 7 фазовой автоподстройки частоты к информационному и синхронизирующему входам D-триггера 9, подсоединенного выходами к первым входам первого и второго мультиплексоров 10 и 11. Информационный вход регистра 8 сдвига соединен с выходом первого мультиплексора 10, первый и второй входы фазового детектора 1 подключены к выходу второго мультиплексора и к выходу последнего разр да регистра 8сдвига, выход одного из разр дов,; которого  вл етс  выходом 12 устройства , при этом выход управл емого генератора 3 подключен к синхронизирующему входу регистра 8 сдвига, нулевой и единичный входы соответственно первого и второго мультиплексоров 10 и 11 - к синхронизирующему входу D-триггера 9, информационный вход которого соединен с единичным и нулевым входг1ми первого и второго к льтиплексоров 10 и 11. Сигналы первого 4 и второго 7 блоков фазовой автоподстройки частоты с помощью дифференцирующего блока 5 отслеживают позиции соответственно фронта и спада воспроизведенного сигнала на входе 6. При отсутствии искажгиощих сдвигов фронта с спада входного сигнала сигналы обоих блоков 4 и 7 фазовой автоподстройки частоты совпадают по фазе, такую же фазу имеет и сигнал на выходе 12. При наличии сдвигов фронта и спада входного сигнала, которые при потенциальной оптической записи равны по величине и ориентированы противополсйкно , фазы сигналов блоков 4 и 7 фазовой аВТоподстройки частоты измен ютс  в противоположных направлени х . относительно номинальной позиции. Мультиплексор 10 и 11 с помощью D-триггера 9 перёдшот сигналы с блоков 4 и 7 фазовой автоподстройки частоты на входы фазового детектора 1, чем отстающий по фазе сигнал непосредственно , а опережающий - с згщержкой , равной времени его прохождени  .. через регистр 8 сдвига. Фазовый детектор 1 вы вл ет рассогласование по фазе между yкaзaнны ac сигналами и с помощью интегратора 2 корректирует

31109806Л

частоту управл емого генератора 3вует номинальной позиции Фронта и спавплоть до полной компенсации рассогла-да входного сигнала. совани . Поскольку в установившемс 

режиме фазы сравниваеьшх фазовым де- Использование изобретени  позвол тектором 1 сигналов совпадают, а вы-ет значительно повысить точность синход 12 беретс  со среднего разр да хронизацин, в результате чего на порегистра 8 сдвига, то, следовательно,р док снижаетс  веро тность срыва

фаза сигнала на выходе 12 соответст-синхронизма.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВОСПРОИЗВЕДЕНИЯ ОПТОЭЛЕКТРОННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащее последовательно соединенные фазовый детектор, интегратор и управляемый генератор, первый блок фазовой автоподстройки частоты и дифференцирующий блок, вход которого является входом устройства, от ли ч ающее с я тем, что, с целью повышения точности синхронизации, в него введены второй блок фазовой автоподстройки частоты, регистр сдвига, D-триггер и первый и второй мультиплексоры, причем выходы дифференцирующего блока подключены через первый и второй блоки фазовой автоподстройки частоты к информационному и синхронизирующему входам D-триггера, подсоединенного выходами к первым входам первого и второго мультиплексоров, информационный вход регистра сдвига соединен с выходом первого мультиплексора, первый и второй входы фазового детектора подключены к выходу второго мультиплексора и к выходу последнего разряда регистра сдвига, выход одного из разрядов которого является выходом устройства, при этом выход управляемого генератора подключен к синхронизирующему входу регистра сдвига, нулевые входы соответственно первого и второго мультиплексоров подсоединены к синхронизирующему входу D-триг гера, информационный вход которого соединен с единичными входами первого и второго мультиплексоров.