SU1108611A1 - Двухтактный усилитель импульсного сигнала - Google Patents

Двухтактный усилитель импульсного сигнала Download PDF

Info

Publication number
SU1108611A1
SU1108611A1 SU813275298A SU3275298A SU1108611A1 SU 1108611 A1 SU1108611 A1 SU 1108611A1 SU 813275298 A SU813275298 A SU 813275298A SU 3275298 A SU3275298 A SU 3275298A SU 1108611 A1 SU1108611 A1 SU 1108611A1
Authority
SU
USSR - Soviet Union
Prior art keywords
amplifier
pulse signal
push
gate
transistor
Prior art date
Application number
SU813275298A
Other languages
English (en)
Inventor
Александр Григорьевич Солод
Александр Максимович Копытов
Владимир Борисович Буй
Юрий Александрович Трофимов
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU813275298A priority Critical patent/SU1108611A1/ru
Application granted granted Critical
Publication of SU1108611A1 publication Critical patent/SU1108611A1/ru

Links

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

ДВУХТАКТНЫЙ УСИЛИТЕЛЬ ИМПУЛЬСНОГО СИГНАЛА, содержащий первый и второй усилительные каскады, каждый из которых выполнен в виде последовательно соединенных относительно источника питани  усилительного и нагрузочного транзисторов, при этом точки соединени  усилительного и нагрузочного транзисторов первого и второго усилительного каскадов  вл ютс  соответственно первым и вторым выходами двухтактного усилител  им- . пульсного сигнала, отличающийс  тем, что, с целью уменьшени  потребл емой мощности, между общей шиной и первым выходом двухтактного усилител  импульсного сигнала и общей тиной и вторым выходом двухтактного усилител  импульсного сигналавведены соответственно перва  и втора  цепь,кажда  из которых состоит из первого, второго и третьего последовательно соединенных транзисторов, причем исток первого транзистора подключен к общей шине двухтактного усилител  импульсного сигнала, сток соединен с истоком второго транзистора и затвором нагрузочного транзистора другого усилительного каскада, а затвор  вл етс  соответствующим входом двухтактного усилител  импульсного сигнала, сток второго транзисг тора соединен с его затвором и исто (Л ком, третьего транзистора, затвор которого соединен с затвором, а сток с с истоком транзистора соответствующего усилительного каскада, а также е два двухтактных усилител , входы каждого из которых соединены с соответствующими входами двухтактного усилител  импульсного сигнала, а выходы соединены с затвором усилитель00 О) ного транзистора соответствующего усилительного каскада.

Description

Изобретение относитс  к усилитель ным устройствам и может быть использовано в цифровой вычислительной технике. Известен двухтактный усилитель на полевых транзисторах, управл емый источником противофазных напр жений, содержаний два идентичных истоковых повторител  11 Однако данный двухтактный усилитель имеет большую длительность фронта нарастани  и спада выходного сигнала св занную с большой емкостной нагруз кой на источник входного сигнала и с перезар дом паразитных емкостей транзисторов через выходное сопротив ление источников входного сигнала. Наиболее близким по технической сущности к предлагаемому  вл етс  двухтактный усилитель импульсного сигнала, содержагчий первый и второй усилительные каскады, ка одый из кото рых вьтолнен в виде последовательно соединенных относительно источника питани  усилительного и нагрузочного транзисторов, при этом точки соединени  усилительного и нагрузочного транзисторов первого и второго усилительного каскадов  вл ютс  соответственно первым и вторым выходами двухтактного усилител  импульсного сигнала t2j. Однако данный двухтактный усилитель импульсного сигнала потребл ет большую мощность в момент переключени  входных сигналов. Цель изобретени  - уменьшение потребл емой мощности. Цель достигаетс  тем, что в двухтактный усилитель импульсного сигнала , содержапщй первый и второй усили тельные каскады, каждый из которых выполнен в виде последовательно соединенных относительно источника пита ни  усилительного и нагрузочного транзисторов, при этом точки соединени  усилительного и нагрузочного транзисторов первого и второго усили тельного каскадов  вл ютс  соответст венно первым и вторым выходами двухтактного усилител  импульсного сиг;нала , между общей шиной и первым выходом двухтактного усилител  импульсного сигнала и общей шиной и вторым выходом двухтактного усилител импульсного сигнала введены соответственно перва  и втора  цепь, кажда  и оторых состоит из первого, второго и третьего последовательно соединенных транзисторов, причен исток первого транзистора подключен к общей шине двухтактного усилител  импульсного сигнала, сток соединен с истоком второго транзистора и затвором нагрузочного транзистора другого усилительного каскада, а затвор  вл етс  соответствующим входом двухтактного усилител  импульсного сигнала, сток второго транзистора соединен с его затвором и истоком третьего транзистора , затвор которого соединен с затвором, а сток - с истоком усилительного транзистора соответствующего усилительного каскада, а также два двухтактных усилител , входы каж дого из которых соединены с соответствующими входами двухтактного усилител  импульсного сигнала, а выходы соединены с затвором усилительного транзистора соответствующего усилительного каскада. На чертеже представлена принципиальна  электрическа  схема двухтактного усилител  импульсного сигнала . Двухтактный усилитель импульсного сигнала содержит двухтактный усилитель на транзисторах 1 и 2, первый усилительный каскад на транзисторах 3и 4, двухтактный усилитель на транзисторах 5 и 6, второй усилительный каскад на транзисторах 7 и 8, первую цепь на транзисторах 9-11 и вторую цепь на транзисторах 12-14. Двухтактный усилитель импульсного сигнала работает следующим образом. Пусть при смене входной информации пр мой сигнал А переходит в состо ние 1, а инверсный сигнал Т - в состо ние О. При этом через двухтактньй усилитель на транзисторах 1 и 2 первый усилительный каскад на транзисторах 3 и 4 протекает только ток зар да емкостей, подключенный к точкам а и б. Последнее достигнуто за счет того, что затвор транзистора 4обнул етс  транзистором 14 прежде, чем потенциал точки а превысит пороговое напр жение транзистора 3. Так как транзистор 11 закрыт уровнем О инверсного сигнала /Г, то ток транзистора 3 зар жает только емкость, подключенную к точке б. Отсутствие момента времени, в течение которого возможно протекание сквозного тока через транзисторы 3 и 4, обеспечивает уменьшение потребл емой мощности во врем  переключеJ11086114
ни . При переключении инверсного Таким образом, за счет исключени 
сигнал А в состо ние 1, а пр моговозможности протекани  сквозного тосигнала А в состо ние О двухтакт-ка через первый и второй усилительные
ный усилитель на транзисторах 5 и 6,каскады в момент переключени  входны с
второй усилительный каскад на тран- 5сигналов уменьшено потребление мощ- ;
зисторах 7 и 8 и втора  цепь на тран-ности двухтактным усилителем импульс-зисторах 12-14 повтор ет описанную ра-ного сигнала от источника питаботу аналогичных уэлов пр мого сигнала. и .

Claims (1)

  1. ДВУХТАКТНЫЙ УСИЛИТЕЛЬ ИМПУЛЬСНОГО СИГНАЛА, содержащий первый и второй усилительные каскады, каждый из которых выполнен в виде последовательно соединенных относительно источника питания усилительного и нагрузочного транзисторов, при этом точки соединения усилительного и нагрузочного транзисторов первого и второго усилительного каскадов являются соответственно первым и вторым выходами двухтактного усилителя им- . пульсного сигнала, отличающийся тем, что, с целью уменьшения потребляемой мощности, между общей шиной и первым выходом двух тора и затвором нагрузочного транзистора другого усилительного каскада, а затвор является соответствующим входом двухтактного усилителя импульс ного сигнала, сток второго транзистора соединен с его затвором и истоком, третьего транзистора, затвор которого соединен с затвором, а сток с истоком транзистора соответствующего усилительного каскада, а также два двухтактных усилителя, входы каждого из которых соединены с соответствующими входами двухтактного усилителя импульсного сигнала, а выходы соединены с затвором усилительного транзистора соответствующего усилительного каскада.
    1 1108611 1
SU813275298A 1981-04-10 1981-04-10 Двухтактный усилитель импульсного сигнала SU1108611A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813275298A SU1108611A1 (ru) 1981-04-10 1981-04-10 Двухтактный усилитель импульсного сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813275298A SU1108611A1 (ru) 1981-04-10 1981-04-10 Двухтактный усилитель импульсного сигнала

Publications (1)

Publication Number Publication Date
SU1108611A1 true SU1108611A1 (ru) 1984-08-15

Family

ID=20953280

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813275298A SU1108611A1 (ru) 1981-04-10 1981-04-10 Двухтактный усилитель импульсного сигнала

Country Status (1)

Country Link
SU (1) SU1108611A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US №3581226, кл. 330-30, опублик. 15.05.71. 2. Авторское свидетельство СССР 450311, кл. Н 03 F 3/26, 22.05.73 (прототип). *

Similar Documents

Publication Publication Date Title
US4064405A (en) Complementary MOS logic circuit
US4695748A (en) Comparing device
KR910007223A (ko) 전압증배회로
KR830002451A (ko) 감지 증폭기
KR870001599A (ko) 메모리의 출력 버퍼 회로
JPS62114325A (ja) ゲ−ト回路
KR880004638A (ko) 차동 회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
US4166225A (en) Read amplifier for integrated-circuit storage device
US3937984A (en) Shift registers
KR940003179A (ko) 데이터 아웃 버퍼 회로
SU1108611A1 (ru) Двухтактный усилитель импульсного сигнала
KR940010532A (ko) 인터페이스회로
US5065054A (en) Input buffer with noise filter for eliminating short-pulse-width noise
US4016430A (en) MIS logical circuit
EP0573419B1 (en) Low power dissipation autozeroed comparator circuit
KR900003565B1 (ko) 부스(booth) 변환회로
KR930011274A (ko) 입력회로
US4736153A (en) Voltage sustainer for above VCC level signals
US4745306A (en) Half adder having a pair of precharged stages
US5048016A (en) Circuit configuration for increasing the output voltage of an electronic switching stage
KR930005938Y1 (ko) 통신용 샘플앤드 홀드 회로
JP3055165B2 (ja) 出力バッファ回路
US4651028A (en) Input circuit of MOS-type integrated circuit elements
SU1742993A1 (ru) Логический элемент на полевых транзисторах с затвором Шотки ИСПЛ-типа