SU1103250A1 - Устройство дл логарифмической обработки двух сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ЛОГАРИФМИЧЕСКОЙ ОБРАБОТКИ ДВУХ СИГНАЛОВ, содержащее первый и второй ключи, информационные входы которых  вл ютс  входами устройства, а выходы соединены с входами соответствующих зар дно-разр дных RC-цепей, третий и четвертый ключи , информа1щонный вход каждого из которых соединен с выходом соответствующей зар дно-разр дной iiC-цепи, две схемы сравнени , первые входы которых соединены с выходом источника опорного напр жени , соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов, выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов , пр мой выход которого подключен к управл ющим входам первого и второго ключей, а его инверсный выход подключен к управл ющим входам третьего и четвертого ключей, отличающеес  тем, что, с целью повьш1ени  точности, помехоустойчивости и расширени  функциональньк возможностей путем формировани  как логарифмов отношени  двух сигналов, так и логарифмов самих сигналов, а также логарифмов их степеней, в него введены два интегратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, регулируемый источник напр жени , два запоминающих блока, два элемента Ш1И-НЕ, дополнительный элемент И и суммирующий усилитель, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами схем сравнени , а его выход подключен к второму входу элемента И, вторые входы схем сравнени  соединены соответственно с выходами третьего и четвертого ключей, вход источника регулируемого напр жени  подключен к выходу источника опорного напр жени , соединенному с вхо- j дами задани  начальных условий интега раторов, информационные входы которых соединены с выходом регулируемого источника напр жени , пр мой выход генератора тактовых импульсов подключен к входам управлени  заданием начальных условий интеграторов и к первым входам элементов ИЛИ-НЕ, второй вхпд каждого из которых соединен ее ю ел с выходом соответствующей схемы сравнени , а их выходы подключены к входам дополнительного элемента И, выход которого соединен с управл ющими входами запоминающих блоков, вход каждого из которых соединен с выходом соответствующего интегратора, выход первого запоминающего блока  вл етс  аналоговьпу выходом логарифма первого входного сигнала устройства и соединен с неинвертирующим входом суммирующего усилител , выход второго запоминающего блока  вл етс  аналоговым выходом логарифма второго входного сигнала устройства и соединен с инвертирующим входом суммирующего уси

Description

лител , выход которого  вл етс  аналоговым выходом логарифма отношени  входных сигналов устройства, выход

каждой схемы сравнени  соединен с входом управлени  режимом работы соответствующего интегратора.

1

Изобретение относитс  к измерителной и вычислительной технике и может быть использовано, например, в цветовой пирометрии.

Известны аналоговые устройства, содержащие в цепи отрицательной обратной св зи нелинейный активный логарифмирующий элемент, выполненный н бипол рном транзисторе С

Недостатками данных устройств  вл ютс  низка  точность, неустойчивость , самовозбуждение.

Наиболее близким по техническому решению к предлагаемому  вл етс  устройство, содержащее первый и второй ключи, информационные входы которых  вл ютс  входами устройства, а выходы соединены с входами соответст вующих зар дно-разр дных RC-цепей, третий и четвертьй ключи, информационный вход каждого из которых соединен с выходом соответствующей зар дно-ра р дной RC-цепи, две схемы сравнени , первые входы которых соединены с выходом источника опорного напр жени , соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов, выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов, пр мой выход которого подключен к управл ющим входам первого и второго ключей, а его инверсный выход подключен к управл ющим входам третьего и четвертого ключей C2J.

Недостатком такого устройства  вл етс  низка  точность перекрестного режима работы схем сравнени  первого и второго каналов, что приводит также к ухудшению помехоустойчивости устройства и возможности ложных срабатываний . Выходна  информаци  имеет только цифровой вид и не отражает логарифмов собственно входных сигналов что необходимо при применении устройства в пирометрии.

Целью изобретени   вл етс  повышение точности, помехоустойчивости и расширение функциональных возможностей устройства путем формировани  как 5 логарифмов отношени  двух сигналов, так и логарифмов самих сигналов J а также логарифмов их степеней.

Поставленна  цель достигаетс  тем, что в устройство дл  логарифмической

o обработки двух сигналов, содержащее первый и второй ключи, информационные входы которых  вл ютс  входами устройства , а выходы соединены с входами соответствующих зар дно-разр дных RC5 цепей, третий и четвертый ключи, информационный вход каждого из которых соединен.с выходом соответствующей зар дно-разр дной RC-цепи, две схемы сравнени , первые входы которых сое0 динены с выходом источника опорного напр жени , соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов , выход которого соединен с первым

) входом элемента И и с входом генератора тактовых импульсов, пр мой выход которого подключен к управл ющим входам первого и второго ключей, а его инверсный выход подключен к управл ющим входам третьего и четвертого ключей , введеш два интегратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, регулируемый источник напр жени , два запоминающих блока, два элемента .ИЛИ-НЕ, дополнительный элемент И и суммирукнций усилитель , причем входы элемента ИСКЛЮЧАЩЕЕ ИЛИ соединены с выходами схем сравнени , а его выход подключен к второму входу элемента И, вторые входы схем сравнени  соединены соответственно с выходами третьего и четвертого ключей, вход источника регулируемого напр жени  подключен к выходу источника опорного напр жени , соединенному с входами задани  начальных условий интеграторов, информационные входы которых соединены с выходом регулируемого источника напр жени , пр мой выход генератора тактовых им . пульсов подключен к входам управлени  заданием начальных условий интеграторов и к первым входам элементов ИЛИ-НЕ, второй вход каждого из которых соединен с выходом соответствующей схемы сравнени , а их выходы подключены к входам дополнительного элемента И, выход которого соединен с управл ющими входами запоминающих .блоков, вход каждого из которых соединен с. выходом соответствующего интегратора , выход первого запоминающе го блока  вл етс  аналоговым выходом логарифма первого входного сигнала устройства и соединен с неинвертирую щим входом суммирующего усилител , выход второго запоминающего блока  в л етс  аналоговым выходом логарифма .второго входного сигнала устройства и соединен с инвертирующим входом суммирующего усилител , выход которого  в л етс  аналоговым выходом.логарифма от ношени  входных сигналов устройства,вы ход каждой схемы сравнени  соединен с входом управлени  режимом работы соответствующего интегратора. На фиг.1 представлена блок-схема устройства дл  логарифмической обработки двух сигналов; на фиг.2 - диаг раммы, по сн ющие работу устройства. Предлагаемое устройство содержит. четыре ключа 1-4, две зар дно-разр д ные RC-цепи 5 и 6, две схемы сравнени  7 ii 8, источник 9 опорного напр жени , элемент И 10, счетчик 11, блок 12 цифровой индикации, генерато 13 счетных импульсов, генератор 14 тактовьк импульсов, два интегратора 15 и 16, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17, регулируемый источник напр жени  18, два запоминающих блока 19 и 20, два элемента ИЛИ-НЕ 2.1 и 22, дополнитель ньш элемент И 23, суммирующий усили тель 24. Предлагаемое устройство работает следующим образом. В первом полуцикле замыкаютс  ключи 1 и 2, при этом зар дно-разр д ные RC-цепи 5 и 6 зар жаютс  до входных напр жений ,2 (Фиг.2а,в). Во втором полуцикле ключи 1 и 2 размыкаютс , а ключи 3 и 4 замыкаютс , подключа  зар дно-разр дные RC-цепи 5 и 6 к входам схем сравнени  7 и 8 (фиг.25). Начинаетс  разр д зар дно1 504 разр дных RC-цепей, напр жени  них имеют вид: . ,e.p( (,,) где врем  с начала второго по луцикла; .S..V параметры соответствующих зар дно-разр дных RC-цеВ момент времени t срабатывает схема сравнени  8 второго канала (рассмотрен случай, когда ,фиг.-2д). В момент времени i срабатывает ма сравнени  7 первого канала (фиг.2г). Длительности временных интервалов на выходах соответственно первой и второй схем сравнени : .Te.uju . опорное напр жение на выходе источника 9 опорного напр жени . На выходе элемента 17 ИСКЛЮЧАЮЩЕЕ ИЛИ длительность интервала 4t равна ( фиг.2е). S« / 0- 2 2/ oЕсли Т., -С- , то t tnUjU2 (6) В счетчике 11 записываетс  число forenUJU f - частота импульсов генератора где 13 счетных импульсов. Это число N отображаетс  в блоке 12 цифровой индикации, причем при 0-I/ 2 Выделение аналоговых напр жений, пропорциональных логарифмам напр жений входных сигналов, производитс  с помощью интеграторов 15 и 16, запоминающих блоков 19 и 20, элементов 21, 22 и 23 управлени  запоминаюЕцими блоками и суммирующего усилител  24 следующим образом. Интеграторы 15 и 16,  вл  сь идентичными, могут быть реализованы по-разному. В предлагаемом устройстве входы задани  начальных условий интеграторов 15 и 16 подключены к выходу источника 9 опорного напр жени , напр жение которого равно (Jo з входы управлени  заданием начальных условий интеграторов подключены к пр мому вы ходу генератора 14 тактовых импульсов . Следовательно, в первом полутак те происходит задание начальных уело ВИЙ интеграторов, и напр жение на вы ходе интеграторов принимает вид R. ВЫХ R Мин Входы управлени  режимом работы и теграторов подключены к выходам соот ветствующих схем сравнени  7 и 8. Следовательно, режим интегрировани  производитс  за врем  -t или 2 , пропорциональное логарифму соответст вующего входного сигнала (фиг.2г,д) В момент прекращени  интегрировани  перехода интегратора в режим хранени напр жение на выходе первого интегра тора с учетом выражений (5) и (6) равн 2ин ,.(2) Ъ ВЫх ин о R I 1мн , 2ин,л2) о R вх о V 0 MH-HH Соответственно, напр жение на вых де второго интегратора равно 2V1H (2) + OR вх.... 1ИН Из анализа выражений (10) и (11) следует, что при выполнении условий ) «,Лн Чн - посто нна  времени зар дно разр дных RC-цепей 5-6; напр жение на информационн входах интеграторов (на вы ходе регулируемого источни ка напр жени  18). Напр жение на выходе первого интегр тора принимает вид

ивых,,

(1)

дл  второго интег (151

,

(6)

а на выходе второго запоминающего блока 20 соответственно

07) Условие (12) выполн етс  при подборе номиналов соответствующих элементов интеграторов и при настройке предлагаемого устройства, а условие (13) - в процессе настройки всего устройства регулированием коэффициента передачи регулируемого источника напр жени  18, который представл ет собой, например, неинвертирующий уси .литель, к входу которого приложено напр жение U , а коэффициент передачи определ етс  из выражени  (13). Временные диаграммы, по сн ющие работу первого и второго интеграторов , приведены на фиг.2 ж и з соответственно . Причем на .2 отображены два случа : в первом такте входное напр жение первого канала больше , а во втором такте меньше входного напр жени  второго канала. Запоминающие блоки 19 и 20  вл ютс  идентичными . В предлагаемом устройстве (фиг.1) информационньй вход запоминающих блоков 19 и 20 подключен к выходу соответствующего интегратора 15 или 16, а входы управлени  подключены к -выходу элемента И 23. Элемент ИЛИ-НЕ 21 первого, канала вырабатывает на своем выходе импульс (фиг.2и), длительность и фаза которого соответствуют режиму хранени  первым интегратором 15 напр жени , величина которого определ етс  из выражени  (14) . Аналогично выходной импульс второго элемента ИЛИ-НЕ 22 (фиг.2к) соответствует режиму хранени  вторым интегратором 16 напр жени  (15). Элемент И 23 представл ет собой схему совпадени , котора  выдел ет импульс соответствующий наименьшему времени хранени  интеграторами 15 и 16 (фиг.2л), поступающий на входы управлени  запоминающих блоков 19 и 20. Это обеспечивает синхронную- работу запоминающих блоков, что  вл етс  необходимым в случае изменени  по амплитуде входных напр жений Напр жение на выходе первого, запоминающего блока 19 имеет вид 7 . 1 Временные- диаграммы выходных напр жений запоминающих блоков 19 и 20 представлены на фиг.2м. Напр жение на выходе суммирующего усилител  24 имеет вид и„.,. enU..-EnUjU. , (.18) 6b,, Причем пол рность выходного напр  жени  суммирующего усилител  24 (фиг.2н) указывает на соотношение входных напр жений U. и U2 и может служить индикатором знака логарифма отношени  входных сигналов. При это напр жение положительно, а при ( - отрицательно. Таким образом, повьшение помехоза щищенности и точности обусловлено тем, что в предлагаемом устройстве реализуетс  независимый, неперекрест ный параллельньй режим преобразовани входных сигналов во временной логарифмический , при котором первый сигнал подвергаетс  логарифмическому преобразованию только в первом канале , а второй - только во втором канале Расширение функциональных возможностей устройства достигаетс  в ре5 J 0 зультате того, что помимо En в цифровом виде получают: в аналоговом видо €r)U на выходе первого запоминающего блока, в аналоговом видеРпО на выходе второго запоминающего блока; в аналоговом виде tn на выходе сумматора. Измен   коэффициенты передачи суммирующего усилител  впит раз, получают в аналоговом виде . Кроме того, аналоговый вькодной сигнал как собственно логарифмов,так и логарифма отношени  реализуетс  цифровым способом. Наличие на выходах запоминающих блоков аналоговых логарифмов входных сигналов существенно расшир ет функциональные возможности предлагаемого устройства, при этом также легко выдел ютс  логарифмы степеней входных сигналов и логарифмы отношени  степеней входных сигналов, что очень важно при создании спектральных пирометров , работающих по принципу объективной пирометрии.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЛОГАРИФМИЧЕСКОЙ ОБРАБОТКИ ДВУХ СИГНАЛОВ, содержащее первый и второй ключи, информационные входы которых являются входами устройства, а выходы соединены с входами соответствующих зарядно-разрядных RC-цепей, третий и четвертый ключи, информационный вход каждого из которых соединен с выходом соответствующей зарядно-разрядной ДС-цепи, две схемы сравнения, первые входы которых соединены с выходом источника опорного напряжения, соединенные последовательно элемент И, счетчик и блок цифровой индикации, генератор счетных импульсов, выход которого соединен с первым входом элемента И и с входом генератора тактовых импульсов, прямой выход которого подключен к управляющим входам первого и второго ключей, а его инверсный выход подключен к управляющим входам третьего и четвертого ключей, отличающееся тем, что, с целью повышения точности, помехоустойчивости и расширения функциональных возможностей путем формирования как логарифмов отношения двух сигналов, так и логарифмов самих сигналов, а также логарифмов их степеней, в него введены два интегратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, регулируемый источник напряжения, два запоминающих блока, два элемента ИЛИ-HE, дополнительный элемент И и суммирующий усилитель, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами схем сравнения, а его выход подключен к второму входу элемента И, вторые входы схем сравнения соединены соответственно с выходами третьего и четвертого ключей, вход источника регулируемого напряжения подключен к выходу источника опорного напряжения, соединенному с вхо- g дами задания начальных условий интеграторов, информационные входы которых соединены с выходом регулируемого источника напряжения, прямой выход генератора тактовых импульсов подключен к входам управления заданием начальных условий интеграторов и к первым входам элементов ИЛИ-HE, второй вход каждого из которых соединен с выходом соответствующей схемы сравнения, а их выходы подключены к входам дополнительного элемента И, выход которого соединен с управляющими входами запоминающих блоков, вход каждого из которых соединен с выходом соответствующего интегратора, выход первого запоминающего блока является аналоговым выходом логарифма первого входного сигнала устройства и соединен с неинвертирующим входом суммирующего усилителя, выход второго запоминающего блока является аналоговым выходом логарифма второго входного сигнала устройства и соединен с инвертирующим входом суммирующего усиSU .,..1103250 лителя, выход которого является аналоговым выходом логарифма отношения входных сигналов устройства, выход каждой схемы сравнения соединен с входом управления режимом работы со· ответствующего интегратора.