SU839006A1 - Одноканальное устройство дл управлени ТиРиСТОРНыМ пРЕОбРАзОВАТЕлЕМ - Google Patents

Description

пульсо на выходе распределител , т.е. угла управлени  2.

Однако быстродействие устройства ограничено тем, что измерение фазы управл ющих импульсов производитс  ,, один раз за период частоты питающей сети.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем,, что известное устройство,, содержащее фазовый детектор и последовательно включенные элемент сравнени , одним из входов подключенный к источнику управл ющего сигнала,, общий управл емый генератор,, подключенный к двум источникам сигналов смещени  и распределитель импульсов,, один из выходов которого подключен, к первому входу фазового детектора, второй вход которого соединен с соответствующей фазой питающей сети, снабжено интегратором с ключом сброса, двум  блоками запоминани , трем  ключами,, элементом задержки, коньюнктором, инвертором сумматором и источником опорного сигнала, входы которого подключены соответственно к выходу элемента сравнени  и его входу, подключенному также к выходу первого блока запоминани , вход которого через первый ключ соединен с выходом интегратора ,, а через второй ключ - с выходом второго блока запоминани , вход которого соединен с выходом сум .матора через третий ключ, вход управлени  которым подключен к выходу общего управл емого генератора и к первому входу коньюнктора, выход которого подключен к управл ющему входу второго ключа через элемент задержки, а второй вход через инвертор соединен с управл ющим входом первого ключа и первым входом фазового детектора, выход которого подключен к управл ющему входу ключа сброса интегратора, вход которого подключен к источнику опорного сигнала .

На фиг. 1 показана структурна  схема предлагаемого устройства; на фиг. 2 - временные диаграммы.

Предложенное устройство содержит общий управл емой генератор 1,. входо подключенный ко входу распределител  2 импульсов, выходы 3-8 которого св заны с цеп ми управлени  тиристоров,, причем один из указанных выходов 3 дл  осуществлени  обратной св зи по углу управлени  oLсоединен со входом фазового детектора 9, второй вход которого подключен к соответствующей фазе питающего напр жени  Од, Угол управлений сС тиристором, соединенным с шиной 3 распределител , определ етс  как,, интервал (фиг. 2) между моментом t, соответствующим переходу через ноль напр жени  Уд, и моментом tt по влени  управл ющего

импульса на выходе 3 распределител  2. Дл  преобразовани  данного интерг вала в аналоговый сигнал используетс  интегратор 10,. подключенный кисточнику опорного сигнала Л , Сбро интегратора 10 осуществл етс  ключом 11,. вход управлени  которого подключен к выходу фазового детектора. Далее сигнал, пропорциональный измеренному углу управлени , с выхода 10 интегратора (фиг,, 2) запоминаетс  блоко 12 запоминани , причем момент запоминани  определ етс  импульсом с выхода 3 распределител , дл  чего указанный выход подключен к управл ющему входу ключа 13, соедин ющего выход интегратора 10 со входом блока 12 запоминани . Напр жение с выхода блока 12 запоминани , имеющее ступенчатую форму (фиг, 2),, подаетс  на вход элемента 14 сравнени , другой вход которого подключен к источнику управл ющего сигнала и,р , а выход ко входу управл емого генератора 1,, на выходе которого формируетс  последовательность управл ющих импульсов, показанна  на временной диаграмме (фиг. 2). Дл  повышени  быстродействи  устройства в него вводитс  дополнительный контур местной отрицательной обратной св зи, образованный последовательно включенными сумматором 15, ключом 16 и блоком 17 запоминани . Причем выход блока 17 запоминани  через ключ 18 соединен со входом блока 12 запоминани , выход которого подключен к входу сумматора 15, другой вход которого подключен к выходу элемента 14 сравнени  Управл ющий вход ключа 16 соединение выходом управл емого генератора 1,вы ходные импульсы которого определ ют моменты перезаписи сигнала с выхода сумматора 15 в запоминающее устройство 17,

Моменты перезаписи сигнала с выхода блока запоминани  17 (фиг. 2) в блок 12 запоминани  посредством ключа 18 определ ютс  логической цепочкой , состо щей из инвертора 19,коньюктора 20 и элемента 21 задержки,

i - ый интервал Х между импульсами на выходе управл емого генератора 1 определ етс  в соответствии с выражением

тс

А,; - -Т 1 Tt/w- фазовый сдвиг (определ емый фазностью и структурой преобразовател ) между двум , последующими импульсами управлени , при нулевом сигнале uV О на выходе элемента 14 сравнени ;

- фазовый сдвиг импульсов управлени , обусловленный сигналом оишбки &и на выходе Элемента 14 сравнени ;

Claims (1)

1. к - коэффициент пропорциональности. Предлагаемое устройство при произвольно заданном изменении управл ющеico сигнала (показано пунктирно линией на временной диаграмме () относительно изменений сигнала на выходе блока запоминани  12) работает следующим образом. Угол управлени  тиристором, цепь управлени  которым св зана с выходом 3 распределител  2,, измер етс  и прербразуетс  в информативный сигнал di посредством элементов 9-11. Данный сигнал запоминаетс  блоком 12 Сигнал ошибки ди на выходе элемента 14 сравнени  воздействует на вход генератора 1, вызыва  приращение интервала между двум  последующими импульсами на угол , что приводит к изменению угла управлени  d. преобразователем . Каждый управл ющий импульс по вл ющийс  на выходе генератора 1, воздейству  на управл ющий вход ключа 16,, вызывает перезапись сигнала . с выхода сумматора 15 в блок 17 запоминани ,, сигнал на выходе которого представл ет собой алгебраическую сумму сигнала с выхода блока 12 запоминани , пропорционального значению предыдущего угла управлени  и сигнала с выхода элемента 14 срав нени ,, обусловленного изменением упра л ющего сигнала V( на i - ом иНтервёше управлени  (t, фиг. 2) , точнее сигнала ошибки, который имеет место на выходе элемента 14 в момент (фиг. 2). После окончани  процесса перезаписи сигнала с выхода сумматора 15 в блок 17 запоминани , на выходе элемента 21 задержки фррмируетс  импульс (фиг. 2), который,, воздейству  на управл 1ющий вход ключа 18, обеспечивает перезапись сигнала из промежуточного блока 17 запоминани  в блок 12. Сигнал с выхода последнего сравниваетс  с управл ющим сигналом ,. а образованный в результате Jllr сравнени  сигнал сшибки AUi+. определ ет соответствующее приращение угла управлени  на величину i измен   посредством управл емого генерато ра 1 интервал . между последующими управл ющими импульсами. Аналогично устройство работает и при других изменени х управл гацего сигнала Uypp измен   интервалы между последующигли управл ющими импульсами так, чтобы обеспечить . условие ULI,j 0, т.е. tti- UNjnp . Введение новых элементов г двух блоков запоминани  сумматора, ключей и интегратора и др.,, повышает быстродействие известного устройства в 6 раз за счет осуществлени  измерени  угла управлени  6 раз за период вместо одного . Кроме того, в результате введени  новых, перечисленных выше элементов ,, предлагаемое устройство позвол ет осуществить измерение и регулирование углов управлени  во всем возможном диапазоне их изменени  0-180 эл. град, в одном канале.Последнее обсто тельство Ьсобенно ценно, так как позвол ет решить задачу создани  одновременно быстродействующей, точной и универсальной системы управлени . Последн   очень удобна дл  реализации как в цифровом виде, так и на базе микро-ЭВМ. Формула изобретени  Одноканальное устройство дл  управлени  тиристорным преобразователем, содержащее фазовый детектоо и последовательно включенные элемент сравнени , одним из входов подключенный к источнику управл ющего сигнала, управл емый генератор,, подключенный к двум источникам смещени  и распределитель импульсов,, один из выходов которого подключен к первому входу фазового детектора, второй вход которого соединен с соответствующей фазой питаиощей сети, отличающеес   тем, что с целЬК) повышени  быстродействи , оно дополнительно снабжено интегратором с ключом сброса, блоками запоминани ,, трем  ключaми элементом задержки ,, коньюнктором, инвертором, источником опорного сигнала и сумматором ,, входы которого подключены к выходу элемента сравнени  и его входу , подключенному также к выходу первого блока запоминани , вход которого через первый ключ соединен с выходом интегратора, а через второй ключ - с. выходом второго блока запоминани , вход которого соединен с выходом сумматора через третий ключ, вход управлени  которым подключен к выходу общего управл емого генератора и к первому входу коньюнктора, выход которого подключен к управл ющему входу второго ключа через элемент задержки,, а второй вход через инвертор соединен с управл ющим входом первого ключа и первым входом фазового детектора, выход которого подключен к управл ющему входу ключа сброса интегратора,, вхой которого подключен к источнику опорного сигнала. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 440758, кл. Н 02 Р 13/16, 1975. 2,Авторское свидетельство СССР 218289, кл. Н 02 М 1/28, 1968.

   УА

   L7