SU1100619A1 - Устройство дл умножени одноразр дных @ -ичных чисел в системе остаточных классов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ОДНОРАЗРЯДНЫХ ( -ИЧНЫХ ЧИСЕЛ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащее первьй сумматор .по модулю CJ , первый и второй вычитатели по модулю о , первьй и второй квадраторы по модулю с , первый блок делени  на константу , причем разр дные выходы первого сумматора по модулю и первого вычитател  по модулю q подключены к входам первого ив второго квадраторов по модулю с соответственно, о т личающеес  тем, что, с целью расширени  области применени  путем формировани  результата произведени  как в непозиционном, так и позиционном представлении, в устройство введены второй блок деледил на константу, второй и третий сумматоры по модулю CJ , третий вычитатель по модулю о , первыйj второй :и третий блоки умножени  на константу, перва , втора  и треть  группы элементов И, группа элементов ИЛИ, блок управлени  коррекцией, содержащий первьй и второй элементы НЕ, первый, второй и третий элементы И, выходы которых соединены с первыми входами элементов И соответственно первой, второй и третьей групп, первый информйционный вход устройства соединен с входом первого блока делени  на константу , разр дные выходы которого соединены с.входами первого блока умноже-.ни  на константу, с первой группой входов первого сумматора по модулю ( , с первой группой входов первого вычитател  по модулю ( , втора  группа входов которого соединена с второй группой входов первого сумматора по модулю ( , с входами второго . блока умножени  на константу и с разр дными выходами второго блока делени  на константу, вход которого сое (Л динен с вторым информационным входом устройства, выход признака четности , числа второго блока делени  на константу соединен с входом первого элемента НЕ и первыми входами первого и второго элементов И блока управлени  коррекцией, входвторого элемента НЕ которого соединен с выходом признака четности числа первого блока делени  на константу, с вторым входом 9д первого элемента И и первым входом третьего элемента И блока управлени  ;о коррекцией, второй вход третьего элемента И которого соединен с выходом первого элемента НЕ, вьпсод второго элемента НЕ соединен с вторьм входом BTOpoJ-o элемента И блока управлени  коррекцией, разр дные выходы первого сумматора по модулю ( соединены с входами третьего блока умножени  на константу, разр дные выходы которого соединены соответственно с вторыми входами элементов И третьей группы.

Description

выходы которых соединены соответственно с первыми входами элементов ИЛ группы, вторые входы которых соединены соответственно с выходами элементов И первой группы, вторые входы которых соединены соответственно с разр дными выходами первого блока умножени  на константу, третьи входы элементов ИЛИ группы соединены соответственно с выходами элементов второй группы, вторые входы которьгх соединены соответственно с разр дными выходами второго блока умножени  на константу, разр дные выходы первого вычитател  по модулю о соединены с входами второго квадратора по модулю О ,старшие разр дные выходы которого соединены соответственно с первой группой входов второго вычитател  по модулю о , втора  группа входов которого соединена соответственно со старшими разр дными выходами первого квадратрра по модулю о , младшие разр дные выходы которого соединены с первой группой

входов третьего вычитател  по модулю ( , втора  группа входов которого соединена с соответствующими младшими разр дными выходами второго квадратора МО модулю , выход передачи заема второго вычитател  по модулю (J соединен с входом приема заема третьего вычитател  по модулю О , разр дные выходы которого соединены соответственно с первой группой входов третьего сумматора по модулю Q , втора  группа входов которого соединена с выходами элементов ИЛИ группы , разр дные выходы второгб вычитател  по модулю CJ соединены соответственно с входами второго сумматора по модулю CJ , вход переноса которого соединен с выходом переноса третьего сумматора по модулю , разр дные выходы которого соединены с младшими разр дными выходами устройства , разр дные выходы второго сумматора по модулю соединены со старшими разр дными выходами устройства .

Изобретение относитс  к вычислительной технике и может быть использовано при разработке специализированных арифметических устройств. Известно арифметическое устройств в системе остаточных классов, содержащее регистры числа, регистры результата , табличный сумматор и квадратор , соединенные соответствующими св з ми ij . Данное устройство выполн ет перемножение двух операндов А и В по модулю Р по следующему алгоритму ( А+В)2 (А-В)2 AB(mod Р). - , Недостатком устройства  вл етс  невозможность позиционного кода значени  результата произведени  Наиболее близким к предлагаемому по техническому решению  вл етс  ква ратичный умножитель по модулю Р, содержащий сумматор и первый вычитатель по модулю Р, первые и вторые входы которых соответственно объединентз и  вл ютс  первым и вторым вхо-. дами устройства, первьш и второй квадраторы, входами подключенные к выходам соответственно сумматора и вычитател  по модулю Р, а выходами к входам второго вычитател  по модулю Р, выход которого подключен к входу блока делени  на константу, выход которого  вл етс  выходом устройства 2, Д:;нное устройство выполн ет умножение двух-чисел по модулю Р. В качестве модул  прин то простое (или нечетное) число,близкое к 2, т.е. к байту. Недостатком устройства  вл етс  невозможность получени  результата произведени  в позиционном Cj, -ичном коде (устройство формирует только младший разр д произведени  по модулю Р) . Целью изобретени   вл етс  расширение области применени  путем формировани  в устройстве младшего с. -ичного (с весом о) и. старшего Q - ичного (с весом Q ) разр дов произведени , так как двухразр дное представ3 .1 ление результата произведени  дает возможность использовать устройство как дл  умножени  чисел по модулю (используетс  только младший разр д произведени ), так и дл  умножени  одноразр днььх а -ичных чисел (используетс  младший и старший разр д произведени ). Поставленна  цель достигаетс  тем что в устройство, содержащее первый сумматор по модулю с , первый и второй вычитатели по модулю q , пер вый и второй квадраторы по модулю о первый блок делени  на Константу, приче разр дные выходы первого сумматора по модулю с и первого вы читател  по модулю Q подключены к входам первого-и второго квадраторов по модулю о соответственно, введены второй блок делени  на константу , второй и третий сумматоры по модулю CJ , третий вычитатель по модулю с , первьй, второй и третий блоки умножени  наконстанту, перва  втора  и треть  группы элементов И, группа элементов ИЛИ, блок управлени  коррекцией, содержащий первый и второй элементы НЕ, первый, второй и третий элементы И, выходы которых соединены с первыми входами элементов И соответственно первой, второй и третьей групп, первый информационный вход устройства соединен с входом первого блока делени  на констан ту, разр дные выходы которого соединены с входами первого блока умножени  на константу, с первой группой входов первого сумматора по модулю о , с первой группой входов первого вычитател  по модулю Q , втора  группа входов которого соединена с второй группой входов первого сумматора по модулю о , с нходами второго блока умножени  на константу и с разр дными выходами второго блока делени  на константу, вход которого соединен с вторым информационным входом устройства, выход признака четности числа второго блока делени  на константу соединен с входом первого элемента НЕ и первыми входами первого и второго элементов И блока управлени  коррекцией, вход второго элемента НЕ которого соединен с выходом признака четности числа первого блока делени  на константу, с вторым входом первого элемента И и первым входом третьего элемента И 4 блока управлени  коррекцией, второй вход-третьего элемента И которого соединен с выходом первого элемента НЕ, выход второго элемента НЕ соединен с вторым входом второго элемента И блока управлени  коррекцией, разр дные выходы первого сумматора по модулю соединены с входами третьего блока умножени  на константу , разр дные выходы которого соединены соответственно с вторыми входами элементов И третьей группы, выхрды которых соединены соответственно с первыми входами элементов ИЛИ группы , вторые входы которых соединены соответственно с выходами элементов И первой группы, вторые входы которых соединены соответственно с разр дными выходами первого блока умножени  на константу, третьи входы элементов ИЛИ группы соединены соответственно с выходами элементов И второй , группы, вторые входы которых соединены соответственно с разр дными выходами второго блока умножени  на константу, разр дные выходы первого вычитател  по модулю соединены со входами второго квадратора по модулю о , старшие разр дные выходы которого соединены соответственно с первой группой входов второго вычитател  по модулю о , втора  группа входов ,которого соединена соответственно со старшими разр дными выходами первого квадратора по модулю Q , младшие разр дные выходы которого соединены с первой группой входов третьего вычитател  по модулю Q , . втора  группа входов которого соединена с соответствующими младшими разр дными выходами второго квадратора по модулю и , выход передачи заема второго вычитател  по модулю Q соединен с входом приема заема третьего вычитател  по модулю ( , разр дные выходы которого соединены со- , ответственно с первой группой входов третьего сумматора по модулю q , втора  группа входов которого соединена с выходами элементов ИЛИ группы, разр дные выходы второго вычитател  по модулю о соединены соответственно с входами второго сумматора по модулю о , вход переноса которого соединен с выходом переноса третьего сумматора по модулю с , разр дные выxojD;ы которого соединены с младшими разр дными выходами устS ройства, разр дные выходы второго сумматора по модулю о соединены со старшими разр дными выходами.уст ройства. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема бл ка управлени  коррекцией. Устройство содержит первый 1 и второй 2 блоки делени  на константу , блок 3 управлени  коррекцией, .первый 4, второй 5 и третий 6 сумматоры по модулю о , первый 7, второй 8 и третий 9 вычитателй по моду лю о , первый 10 и второй 11 квадр торы по модулю CJ , первый 12, второй 13 и т-ретий 14 блоки умножени  на константу, первую 15, вторую 16 и третью 17 группы элементов И, гру пу элементов ИЛИ 18. ..иВходы первого 1 и второго 2 блоковпгб ,«;лени  на константу  вл ютс  информационными входами устройства и 20 о -ичных чисел. Их выходы чет ности подключены к входам блока 3 управлени  коррекцией, а разр дные к первой группе входов первого сумматора 4 по модулю (J , к первой гр ,, . пе входов первого вычитател  7 по . «МОДУЛЮ ( , к входам первого блока умножени  на константу и соответственно ко второй группе входов перво го сумматора 4 по модулю о , к второй группе входов Первого вычитате ,л  7 по модулю CJ , к входам второ го блока 13 умножени  на константу. Разр дные выходы первого сумматора 4 по модулю о подключены к входам первого квадратора 10 и третьего бло ка 14 умножени  на константу. Разр  ные выходы первого вычитател  7 по модулю ( подключены к входам вто рого квадратора 11. Старшие разр дные выходы квадраторов 10 и 11 подключены к входам второго вычитател  по модулю 8, а младшие разр дные выходы квадраторов 10 и 11 к входам .третьего вычитател  9 по модулю Q . Вычитателй 8 и 9 соединены -между собой цепью переноса. Разр дные выходы -вычитателей 8 и 9 подключены соответственно к входу второго сумматора 5 по модулю ( и к первой группе вхо,иов треть.его сумматора 6 по модулю С) , к второй группе входо выходы элеменкоторого подключены тов ИЛИ 18. Вхогм элементов ИЛИ 18 подключены к выходам элементов И 15 16 и 17. Первые входы элементов И 15 9 16 и 17 соответственно объединены и подключены к выходам блока 3 управлени  коррекцией. ВыхоДы 21 устройства  вл ютс  выходами кода старшего разр да произведени  с весом о , выходы 22 - выходами кода младшего разр да произведени  с весом q . В основу работы устройства положена формула , (А-(-В)2 - (А-в)г А ц где А и В - два q -йчных числа, приведенна  к виду . /А-Л, e-uaf (Л-й. iT/T гдеС.А,|.о А.|.,,.д.д 2Cfi при u, &2 1 C-DB при й 1,U2 0 CtD A при fc,,rO, U2 1 (2) .при AI O j где Д , Л.2 - показатели четности соответственно чисел А и В (признаком четности числа  вл етс  равенство нулю U, или Л 2 ) Дл  проведени  чисел А и В к четному виду, чтобы выполнить их деление на два, из них приходитс  вычитать величины А, или Ь  принимающие значение О или 1. Блок 3 предназначен дл  того, чтобы на основе значений и A,j выработать три функции f, Д, fug которые определ ют величину поправки Е, прибавл емой к результату. Блоки 1 и 2 делени  на константу привод т исходные числа к четному виду, дел т их на два и формируют величины U, и Дл которые подаютс  на блок 3 дл  выработки поправки в соответствии с (2). Блок 3 (фиг. 2) включает в себ  два элемента НЕ 23 и 24 и три элемента И 25, 26 и 27, входы 28 и 29 соот: етственно, выходы 30, 31 и 32. Сумматор 4 по модулю вычисл А в т величину С --- + о вычитаель 7 по модулю i величину D А в -т- - :) Квадраторы 10 и 11 выисл ют соответственно С и D, блои умножени  12, .13, 14 -. соответственно величины 2-х-,2 -2- и 2С+1 ычитателй 8 и 9 по мрдулю CJ вьгчисл ют величину С D. причем на вычитателе 8 формируетс  старший разр д с весом а , а на вычитателе 9 младший разр д с весом о , Сумматоры 5 и 6 по модулю ( с учетом поправки Е формируют старший и младший ( -ичные разр ды произведени  А-В. Предварительно деление,исходных чисел на два св зано с тем, что результат их суммировани  не должен выходить за пределы неизбыточного арифметического диапазона, определ емого величиной Q . В этом случае все дальнейшие блоки устройства ста нов тс  конструктивно более простыми , особенно при реализации их в виде таблично-матричных схем-. Устройство работает следующим образом., Исходные числа Л и В в унитарном коде поступают на входы блоков 1 и делени  на константу, в которьк при водитс  к четному виду и дел тс  на два. На выходах четности блоков 1 2 формируютс  сигналы л,.и й,,, на разр дных - величины -г- и -гкоторые поступают на соответствующи входы сумматора 4 по модулю о и вычитател  7 по модулю q , где вь1ч л ютс  величины С и D соответственн Одновременно величина А /2 поступае на вход первого блока 12 умножени  на константу, где умножаетс  на два и превращаетс  в А . Величина в блоке 13 превращаетс  в В .С выходов блоков 4 и 7 величины С и D соответственно поступают на входы ква раторов 10 и 11, где преобразуютс  в величиныС и П. Величина С, кроме того, поступает на вход третьего блока 14 умножени  на константу, где преобразуетс  к виду 2С+1. Квадраторы 10 и 11 устроены таким образом, что на их выходах величина , возведенна  в квадрат, получаетс  в виде старшего разр да с весом ( ив виде м гаДшего разр да с весом q . Старшие и младшие ичные разр ды величин С и D с выходов соответствующих квадратбров поступают на вычитатели 8 и 9 по модулю старших и младших разр дов соответственно. Между вычитател ми8 и 9 существует цепь переноса, по которой в случае необходимости заема из вычитател  8 старшего разр да пересылаетс  единица в вычитатель9 младшего разр да,. Результат вычитани  С - D с выходов вычитателей 8 и 9 поступает на сумматоры старших 5 и младших 6 разр дов, где производитс  коррекци  произведени  на величину поправки Е, поступающей в сумматор младшего разр да 6 через группу элементов ИЛИ 18 с выхода одной из групп элементов И 15, 16, 17, управл емых управл ющими выходами блока 3. В результате на сумматорах 5 и 6 образуетс.  окончательный , результат произведени  в виде старшего С весом а и младшего с весом Q разр дов соответственно. Таким образом, предлагаемое изобр етение позвол ет расширить функциональные возможности устройства.

21

I

22

риг.

29 29

ц

V

30

31 (put, 2 32

Claims (1)

1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ОДНОРАЗРЯДНЫХ (¾ -ИЧНЫХ ЧИСЕЛ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащее первый сумматор .по модулю q , первый и второй вычитатели по модулю q , первый и второй квадраторы по модулю q , первый блок деления на константу, причем разрядные выходы первого сумматора по модулю q и первого вычитателя по модулю q подключены к входам первого ив второго квадраторов по модулю q соответственно, о ψличающееся тем, что, с целью расширения области применения путем формирования результата произведения как в непозиционном, так и позиционном представлении, в устройство введены второй блок делеуния на константу, второй и третий сумматоры по модулю q , третий вычитатель по модулю q , первый, второй и третий блоки умножения на константу, первая, вторая и третья группы элементов И, группа элементов ИЛИ, блок управления коррекцией, содержащий первый и второй элементы НЕ, первый, второй и третий элементы И, выходы которых соединены с первыми входами элементов И соответственно первой, второй и третьей групп, первый информационный вход устройства соединен с входом первого блока деления на константу, разрядные выходы которого соединены с.входами первого блока умноже-.· ния на константу, с первой группой входов первого сумматора по модулю q , с первой группой входов первого вычитателя по модулю q , вторая группа входов которого соединена с второй группой входов первого сумматора по модулю q , с входами второго . блока умножения на константу и с разрядными выходами второго блока деления на константу, вход которого соединен с вторым информационным входом устройства, выход признака четности числа второго блока деления на константу соединен с входом первого элемента НЕ и первыми входами первого и второго элементов И блока управления коррекцией, вход'второго элемента НЕ которого соединен с выходом признака четности числа первого блока деления на константу, с вторым входом первого элемента И и первым входом третьего элемента И блока управления коррекцией, второй вход третьего элемента И которого соединен с выходом первого элемента НЕ, выход второго элемента НЕ соединен с вторым входом второго элемента И блока управления коррекцией, разрядные выходы первого сумматора по модулю q соединены с входами третьего блока умножения на константу, разрядные выходы которого соединены соответственно с вторыми входами элементов И третьей группы, _n.SU,.„ 1100619 выходы которых соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов И первой группы, вторые входы которых соединены; соответственно с разрядными выходами первого блока умножения на константу, третьи входы элементов ИЛИ группы соединены соответственно с выходами элементов И второй группы, вторые входы которых соединены соответственно с разрядными выходами второго блока умножения на константу, разрядные выходы первого вычитателя по модулю q соединены с входами второго квадратора по модулю q .старшие разрядные выходы которого соединены соответственно с первой группой входов второго вычитателя по модулю q , вторая группа входов которого соединена соответственно со старшими разрядными выходами первого квадратрра по модулю , младшие разрядные выходы которого соединены с первой группой входов третьего вычитателя по модулю q , вторая группа входов которого соединена с соответствующими младшими разрядными выходами второго квадратора мо модулю q , выход передачи заема второго вычитателя по модулю q соединен с входом приема заема третьего вычитателя по модулю q , разрядные выходы которого соединены соответственно с первой группой входов третьего сумматора по модулю q ,· вторая группа входов которого соединена с выходами элементов ИЛИ груп'пы, разрядные выходы второгб вычитателя по модулю 9 соединены соответственно с входами второго сумматора по модулю 9 , вход переноса которого соединен с выходом переноса третьего сумматора по модулю С| , разрядные выходы которого соединены с младшими разрядными выходами устройства, разрядные выходы второго сумматора пр модулю соединены со старшими разрядными выходами устройства.