SU1095345A1 - Frequency multiplier - Google Patents
Frequency multiplier Download PDFInfo
- Publication number
- SU1095345A1 SU1095345A1 SU823469923A SU3469923A SU1095345A1 SU 1095345 A1 SU1095345 A1 SU 1095345A1 SU 823469923 A SU823469923 A SU 823469923A SU 3469923 A SU3469923 A SU 3469923A SU 1095345 A1 SU1095345 A1 SU 1095345A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency
- inputs
- control
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
1. УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий блок вычислени разности, первый и второй входы которого соединены соответственно с выходами первого и второго накопительных регистров, а выход соединен с входом цифроаналогового преобразовател , последовательно соединенные фильтр нижних частот и управл емый генератор, выход которого соединен с управл ющим входом второго накопительного регистра, при ,эТом сигнальные входы первого и второги накопительных регистров вл ютс соответственно первыми вторым входами установки кода коэффициента умножител частоты, отличающийс ,...тем, что, с целью расширени диапазона умножаемых частот при повышении сй,ектральной частоты выходного сигнала, в него введен элемент задержки, ваход которого соединен с управл ющим входом первого накопительного регистра, между выходом цифроаналогового преобразовател и входом фильтра нижних частот введены последовательно соединенные сумматор и . блок выборки-запоминани , между выходом управл емого генератора и вторым входом сумматора введен формирователь§ пилообразного напр жени , управл ю (Л щие входы которого соединены с соответствующими сигнальными входами втос рого накопительного регистра, при этом вход элемента задержки соединен с управл ющим входом блока выборки- S запоминани , и точка их соединени вл етс входом умножител частоты.,1. A MULTIPLIER OF FREQUENCY, containing a difference calculating unit, the first and second inputs of which are connected respectively to the outputs of the first and second storage registers, and the output is connected to the input of a digital-to-analog converter, a low-pass filter connected in series and a controlled oscillator whose output is connected to the control input the second cumulative register, when, this signal inputs of the first and second cumulative registers are respectively the first second inputs of the smart code A frequency detector that differs ... in order to expand the range of multiplied frequencies with increasing sy, the output frequency, the delay element is inserted, the input of which is connected to the control input of the first storage register between the output of the digital-to-analog converter and the input low pass filter entered in series adder and. a sample-memory block, between the output of the controlled oscillator and the second input of the adder, a sawtooth§ shaper voltage regulator is inserted (the LIH inputs of which are connected to the corresponding signal inputs of the upper accumulator register, while the input of the delay element is connected to the control input of the sampling unit - S memorization, and their connection point is the input of the frequency multiplier.,
Description
2. Умножитель по п. 1, отличающийс тем, что формирователь пилообразного напр жени содерй ит последовательно соединённые управл емый источник опорного напр жени , дифференциальный усилитель, генератор тока, усилитель мощности и блок выборки-запоминани , выход которого соединен с вторым входом дифференциального усилител , включенный между собой общей шиной и входом усилител мощности электронный ключ, параллельно которому подключен конденсатор , а также последовательно соединенные формирователь импульсов и элемент задержки, выход которого соединен с управл ющим входом электронного ключа, при этом выход формировател импульсов соединен также с управл ющим входом блока выборки-запоминани , вход формировател импульсов вл етс входом, управл ющие входы управл емого источника опорного напр жени вл ютс управл ющими входами, а выход усилител мощности - выходом формировател пилообразного напр жени 2. A multiplier according to claim 1, characterized in that the sawtooth driver is connected in series with a controlled voltage source, a differential amplifier, a current generator, a power amplifier and a sample-memory unit, the output of which is connected to the second input of the differential amplifier, interconnected common bus and power amplifier input electronic switch, in parallel with which a capacitor is connected, as well as serially connected pulse driver and delay element, out The e-key is connected to the control input of the electronic key, while the output of the pulse driver is also connected to the control input of the sampling-memory unit, the input of the pulse driver is the input, the control inputs of the control source voltage source are control inputs, and the output power amplifier - output of the sawtooth voltage former
1one
Изобретение относитс к радиотехнике и может использоватьс в качестве умножител частоты при синтезе частот и отношений частотр в частности дл синтеза опорного сигнала в синхронных устройствах контрол состо ни машин и механизмов с вращающимис узлами по результатам измереНИН частотных составл ющих вибраций и акустических шумов.The invention relates to radio engineering and can be used as a frequency multiplier in the synthesis of frequencies and frequency relations, in particular, for synthesizing a reference signal in synchronous devices for monitoring the state of machines and mechanisms with rotating nodes according to the results of measuring the frequency components of vibrations and acoustic noise.
Известен умножитель частоты на основе кольца фазовой автоподстройки 4acTOi-iJ с делителем частоты с дробным коэффициентом делени в цепи обратной св зи ij .A frequency multiplier is known based on the 4acTOi-iJ phase locked loop with a frequency divider with a fractional division factor in the feedback circuit ij.
Однако в известном умножителе частоты неравномерность выходных импульсов делител частоты приводит к модул ции выходного сигнала субгармониками частоты сравнени .However, in the known frequency multiplier, the unevenness of the output pulses of the frequency divider leads to a modulation of the output signal by subharmonics of the reference frequency.
Наиболее близким к предложенному вл етс умножитель частоты, содержащий блок вычислени разности, первый и второй входы которого соединены соответственно с выходами пбрвого и второго накопительных регистров; а выход соединен с входом цифроаналогового преобразовател ЦАП , последовательно соединенные фильтр нижних частот и управл емый генератор, выход которого соединен с управл ю-, щим дходом второго накопительного регистра, при этом сигнальные входы первого и второго накопительных регистров вл ютс соответственно первым , и вторым входами установки кода коэффициента умножени умножител частоты, управл ющий вход первого накопительного регистра вл етс входом умножител частоты, а выход ЦАП соединен с входом фильтра нижних частот 2J .The closest to the one proposed is a frequency multiplier comprising a difference calculating unit, the first and second inputs of which are connected respectively to the outputs of the second and second storage registers; and the output is connected to the input of a digital-to-analog converter D / A converter, a series-connected low-pass filter and a controlled oscillator, the output of which is connected to a control input of the second storage register, the signal inputs of the first and second storage registers being the first and second inputs, respectively Set the multiplier factor multiplier code, the control input of the first cumulative register is the input of the frequency multiplier, and the output of the DAC is connected to the input of the low-pass filter 2J.
Однако в выходном сигнале ЦАП изестного умножител частоты присуттвуют составл ющие входной частоты, астоты управл емого генератора иHowever, in the output signal of the DAC of the frequency multiplier, the components of the input frequency, the frequency of the controlled oscillator, and
их гармоники. Поэтому входна и выходна частоты не могут быть ниже частоты среза фильтра нижних частот, так как в противном случае выходной сигнал будет промодулирован этими составл ющими. Таким образом, фильтр нижних частот ограничивает снизу диапазон входных и выходных частот. Уменьшение полосы пропускани фильтра нижних частот приводит к замедле|НИ о прсзцесса регулировани в системе , что ограничивает ее применение дл умножени измен ющейс входной частоты. Таким образом, диапазон входных частот не может быть расширен без ухудшени спектральной чистоты выходного сигнала или динамических свойств устройства.their harmonics. Therefore, the input and output frequencies cannot be lower than the cut-off frequency of the low-pass filter, because otherwise the output signal will be modulated by these components. Thus, the low pass filter limits the range of input and output frequencies from below. A reduction in the passband of the low-pass filter results in a slower process control in the system, which limits its use to multiply the varying input frequency. Thus, the input frequency range cannot be extended without degrading the spectral purity of the output signal or the dynamic properties of the device.
Цель изобретени - расширение диапазона умножаемых частот при повышении спектральной чистоты выходного сигнала,The purpose of the invention is to expand the range of multiplied frequencies with increasing spectral purity of the output signal,
Поставленна цель достигаетс тем что в умножитель частоты, содержащий блок вычислени разности, первый и второй входа которого соединены соответственно с выходами первого и второго накопительных регистров, а выход сое динен с входом ЦАП, последовательно соединенные фильтр нижних частот и управл емый генератор выход которого соединен с управл ющим входом второго накопительного регисзтра , при этом сигнальные входы первого и второго накопительных регистров вл ютс соответственно первым и вторым входами установки кода коэффициента умножени умножител частоты, введен элемент задержки, выход которого соединен с управл ющим входом первого накопительного регистра, между выходом ЦАП и в содом фильтра нижних часзтот введены последовательно соединенные сумматор и блок выборкизапоминани , между выходом управл емого генератора и вторым входом сумматора введен формирователь пилообразного напр жени , управл ющие входы которого соединены с соответствую щими сигнальными входами второго накопительного регистра, при этом вход элемента задержки соединен с управл ющим входом блока выборки-запоминани , и точка их соединени вл етс аходом умножител частоты. При этом формирователь пилообразного напр жени содержит последовательно соединенные управл емый источ ник опорного напр жени , дифференциальный усилитель, генератор тока, усилитель мощности и блок выборкизапоминани , выход которого соединен с вторым входом дифференциального усилител , включенный между общей шиной и входом усилител мощности электронный ключ, параллельно которо му подключен конденсатор, а также последовательно соединенные формирователь импульсов и элемент задержки, выход которого соединен с управл ющим входом электронного ключа, при этом выход формировател импульсов соединен также с управл ющим входом блока выборки-запоминани , вход формировател импульсов вл етс входом управл ющие входы управл емого источ ника опорного напр жени вл ютс управл ющими входами, а выход усилител мощности - выходом формировател пилообразного напр жени . На фиг. 1 представлена структурна электрическа схема предложенного умножител частоты; на фиг. 2 структурна электрическа схема форми ювател пилообразного напр жени ; на фиг. 3 временные диаграммы рабо ты умножител частоты. Умножитель частоты содержит первый накопительный регистр 1, второй накопительный регистр 2, блок 3 вычислени раэности, ЦйП 4, элемент задержки 5, блок 6 выборки-запоминани , фильтр нижних частот ФНЧ 7, управл емый генератор 8,сумматор 9, формирователь 10 пилообразного напр жени , при этом формирователь 10 пилообразного напр жени содержит управл емые источник 11 опорного напр жени , дифференциальный усилитель 12 блок выборки-запоминани 13, фор№1ро ватель 14 импульсов, генератор тока 15, усилитель мощности 16, конденсатор 17, электронный ключ 18, элемент задержки 19. Умножитель частоты работает следующим образом. На сигнальные входы первого и вто рого накопительных регистров подаютс коды чисел весовых конэффициентов соответственно N, и Входной сигнсш с частотой ij выступает на вход элемента задержки 5 и на управл ющий вход блока б выборки-запомина ни . Выходной сигнал с частотой нимаетс с выхода управл емого генеатора 8. В режиме синхронизма частоа выходного сигнала i , св зана с астотой входного сигнала in соотноением f { ЧыхМг вхПо каждому импульсу, поступающему с выхода элемента задержки 5, в первом накопительном регистре 1 производитс суммирование ранее накопленного числа с числом MI - т.е. вычисл етс значение квантованной по 2 нормированной фазы входного сигнала с весовым коэффициентом N,, , а по кё сдому импульсу, поступающему с выходауправл емого генератора 8, во втором накопительном регистре 2 происходит накопление числа N 2 - ,j.е. вычисл етс значение квантов1анной по 2it нормированной фазы выходного сигнала с весовым коэффициентом Ng ,. На фиг. 3q представлена зависимость вычисленных первым и вторым накопительными регистрами 1 и 2 квантовакных по фаз входного и выходного сигналов от времени. Нормированную фазу входного колебани можно представить через число, накопленное в.первом накопительном регистре 1, как ( fB,lt) ng,UVN,-B,Ul, где ngj,it) - количество импульсов входного сигнала, по , ступивших к моменту t на управл ющий вход первого накопительного - регистра 1; 1 (t) - погрешность квантовани фазы, представл юща собой пилообразную функцию с периодом , начальным значением О и конечным N, , Нормированна фаза выходного колебани св зана с числом, накопленн ш во втором накопительном регистре 2, выражением . . Срвь,п П,,„.М,а2и1, где .) количество импульсов выходного сигнала, поступивших к моменту t на управл ющий вход второго накопительного регистра 2; погрешность квантовани фазы, представл юща собой пилообразную функцию времени с периодом , начальным значением О и конечным Vl/ . Блок 3 вычислени разности формирует разность содержимого первого и второго накопитс:льных регистров 1 и 2. В результате на выходе ЦАП 4 имеетс напр жение Ui(t);/ представл ющее собой преобразованный в аналоговую форму код разности, вычисленной блоком 3: UJil-k,6wx)-N2-«ex tl-N, . qemxitl-tf 62 CtU e,tt), где k. - коэффициент преобразовани ЦАП 4. В установившемс режиме нормированна разность фаз посто нна, т.е. , поэтому u,it)K,cpo4,)-ej(o Таким образом, в выходном сигнале ЦАП 4 присутствуют составл ющие с частотой входного сигнала и частотой выходного сигнала,а также их гармоники . Выходной сигнал ЦАП 4 представлен на фиг. За. Формирователь 10 пилообразного напр жени формирует пилообразное напр жение (фиг. 3 &) с уровнем t{ |ilj и периодом Тцьо , синфазное с выходньлм сигналом. Это напр жение суммируетс в сумматоре 9 с выходным сигналом liAO 4 и компенсирует погреш ность . (t) квантовани Фазы выходного сигнала. Выходное напр жение l)(t) сумматора У (фиг. i, в котором при сутствует только напр жение ошибки, обусловленное квантованием фазы ВХОД ного сигнала, определ етс вырйжением Uj(t)k,,).i ФУНКЦИЯ 6, а вл етс периодической с периодом Тв)( , т.е. (t4Tgx)6i(t) Поэтому значени напр жени на выходе блока 6 выборки-запоминани , кото рые вл ютс выборками из напр жени S,(i в моменты вpeмeниi S kTg.-i°, пр фиксированной входной частоте будут иметь посто нный уровень, не завис щий времени фиг. Зд), поскольку период напр жени ошибки Р, (i) равен периоду входного сигнала: U2it,)K,.2,(kTg,-g: K,tf e iTex-to|j Uo2, где tjj - врем задержки элемента задержки 5. Это свидетельствует о том, что в выходном сигнале блока б выборки-запоминани исключены гармоники входной и выходной частот. ФНЧ 7 подавл ет помеху, обусловленную переходным процессом в блоке б выборки-запоминани . Его выходное. напр жение вл етс управл ющим дл управл емого генератора 8 и измен ет его частоту в соответствии с заIfOHOM изменени входной частоты. Формирователь 10 пилообразного напр жени работает следующим образом . Конденсатор 17 зар жаетс посто нным током генератора тока 15, в результате чего напр жение на конденсаторе 17 линейно нарастает. Из сигнала, поступающего на вход формировател 14 импульсов, формируютс импульсы, по которым производитс выборка пикового значени выходного напр жени усилител мощности 16. После выборки электронный ключ 18 открываетс импульсом с выхода элемента задержки 19 и разр жает конденсатор 17. Напр жение выборки с выхода блока выборки-запоминани 13 сравниваетс в дифференциальном усилителе 12 с напр жением на выходе управл емого источника 11 опорного напр жени . В зависимости от разности входных напр жений в дифференциальном усилителе 12 формируетс напр жение , управл ющее величиной выходного тока генератора тока 15. Таким образом, выходной сигнал усилител мощности 16 представл ет собой пилообразно измен ющеес напрйжение , синфазное с сигналом на входе формировател 14 импульсов. Амплитуда пилообразного напр жени .задаетс величиной опорного напр жени управл емого источника 11 и поддерживаетс посто нной за счет регулирующего .действи цепи отрицательной обратной св зи, включающей блок выборки-запоминани 13 и дифференциальный усилитель 12. На вход ФНЧ 7 поступает сигнал, уже не содержащий помехи на частотах входного и выходного сигналов и их гармониках, что позвол ет работать с входными частотами, расположенными значительно ниже частоты среза фильтра . Таким образом, в предложенном умножителе частоты значительно расшир етс диапазон умножаемых частот при повышении спектральной чистоты выходного сигнала.The goal is achieved by the fact that a frequency multiplier containing a difference calculating unit, the first and second inputs of which are connected respectively to the outputs of the first and second accumulation registers, and the output is connected to the DAC input, a low-pass filter connected in series and a controlled oscillator whose output is connected to the control input of the second cumulative register, wherein the signal inputs of the first and second cumulative registers are respectively the first and second inputs of the code setting factor multiplying the frequency multiplier, a delay element is introduced, the output of which is connected to the control input of the first cumulative register, a serially connected adder and a memory sampling unit are inserted between the output of the DAC and the second input of the adder and a saw voltage generator is inserted between the output of the controlled oscillator and the second adder input whose control inputs are connected to the corresponding signal inputs of the second storage register, while the input of the delay element is connected to the control their entrance block of sample-storage, and the point of the compound is ahodom frequency multiplier. At the same time, the sawtooth voltage driver contains a series-connected controlled reference voltage source, a differential amplifier, a current generator, a power amplifier and a memory sampling unit whose output is connected to the second differential amplifier input connected between the common bus and the power amplifier input electronic switch, in parallel connected to a capacitor, as well as serially connected pulse generator and a delay element, the output of which is connected to the control input The electronic key, the output of the pulse generator is also connected to the control input of the sampling-memory unit, the input of the pulse generator is the input of the control inputs of the controlled reference voltage source, and the output of the power amplifier is the output of the sawtooth generator wives FIG. Figure 1 shows the structural electrical circuit of the proposed frequency multiplier; in fig. 2 Structural electrical diagram of the shape of a ywetel sawtooth; in fig. 3 timing diagrams of frequency multiplier. The frequency multiplier contains the first cumulative register 1, the second cumulative register 2, equality calculation unit 3, CPS 4, delay element 5, sampling-storage unit 6, low-pass filter of the low-pass filter 7, controlled oscillator 8, adder 9, driver 10 sawtooth voltage , with the sawtooth voltage driver 10 comprising controlled voltage source 11, differential amplifier 12 sampling and storage unit 13, pulse number 14, pulse generator 15, power amplifier 16, capacitor 17, electronic switch 18, e ement delay 19. The frequency multiplier operates as follows. The signal inputs of the first and second cumulative registers are supplied with codes of the numbers of the weight coefficients, respectively, N, and the input signal with frequency ij is input to the input of delay element 5 and to the control input of the sample-storage unit b. The output signal with frequency is output from the controlled generator 8. In the synchronization mode, the output signal i is often related to the input signal in frequency by the ratio f {ChmMg in x For each pulse from the output of delay element 5, in the first cumulative register 1, the summation is performed earlier cumulative number with MI number - i.e. the value of the normalized phase of the input signal with a weighting factor N ,, is calculated, and for the second pulse, coming from the output of the controlled oscillator 8, in the second cumulative register 2 the accumulation of the number N 2 -, i. the value of the 2it quanta in 2it of the normalized phase of the output signal with the weighting factor Ng, is calculated. FIG. 3q shows the dependence of the calculated first and second cumulative registers 1 and 2 quantum-input and output signals from the time phase. The normalized phase of the input oscillation can be represented in terms of the number accumulated in the first cumulative register 1, as (fB, lt) ng, UVN, -B, Ul, where ngj, it) is the number of input signal pulses that have stepped to the moment t on the control input of the first cumulative register 1; 1 (t) is the phase quantization error, which is a sawtooth function with a period, initial value O and final N,. The normalized phase of the output oscillation is associated with the number accumulated in the second accumulative register 2, expression. . Wed, n, P ,, „. M, a2, 1, where.) The number of pulses of the output signal received by the moment t at the control input of the second cumulative register 2; the phase quantization error, which is a saw-tooth function of time with a period, an initial value O, and a final Vl /. The difference calculation unit 3 forms the difference between the contents of the first and second accumulations: l registers 1 and 2. As a result, at the output of the DAC 4 there is a voltage Ui (t); / representing the difference code converted to analog form calculated by block 3: UJil-k , 6wx) -N2- «ex tl-N,. qemxitl-tf 62 CtU e, tt), where k. - conversion ratio of the DAC 4. In the steady state, the normalized phase difference is constant, i.e. therefore, u, it) K, cpo4,) - ej (o Thus, in the output signal of the DAC 4 there are components with the frequency of the input signal and the frequency of the output signal, as well as their harmonics. The output signal of the DAC 4 is shown in Fig. Over. The sawtooth voltage former 10 generates a sawtooth voltage (Fig. 3 &) with a level t {| ilj and a period Tcho, in phase with the output signal. This voltage is summed up in the adder 9 with the output signal liAO 4 and compensates for the error. ( a) quantization of the Output Phase. The output voltage l) (t) of the adder Y (Fig. i, in which There is only an error voltage due to the quantization of the INPUT phase of the signal, determined by the equation Uj (t) k ,,.) i FUNCTION 6, and is periodic with a period of TV) (i.e. (t4Tgx) 6i ( t) Therefore, the voltage values at the output of the sampling-storage unit 6, which are the samples from the voltage S, (i at the times of S kTg.-i, the fixed input frequency will have a constant level that does not depend on time FIG. H), since the error period voltage P, (i) is equal to the input signal period: U2it,) K, .2, (kTg, -g: K, tf e iTex-to | j Uo2, where tjj is the delay time of the delay element 5. This indicates that the input and output frequency harmonics are eliminated in the output signal of the sample-memory block 6. Low-frequency filter 7 suppresses interference caused by the transient in the sample-memory unit 6. Its output voltage controls the control voltage. oscillator 8 and changes its frequency in accordance with the change of input frequency ifIfOHOM. the voltage is as follows: the capacitor 17 is charged with a constant current of the current generator 15, as a result of which the voltage across the capacitor 17 rises linearly. From the signal fed to the input of the pulse shaper 14, pulses are formed, which are used to sample the peak value of the output voltage the power amplifier 16. After the sampling, the electronic switch 18 opens with a pulse from the output of the delay element 19 and discharges the capacitor 17. The sampling voltage from the output of the sampling-storage unit 13 is compared in the differential m amplifier 12 with a voltage at the output of a controlled source 11 of the reference voltage. Depending on the difference of the input voltages in the differential amplifier 12, a voltage is generated that controls the output current of the current generator 15. Thus, the output signal of the power amplifier 16 is a ramp voltage varying in-phase with the signal at the input of the pulse driver 14. The amplitude of the sawtooth voltage is determined by the magnitude of the reference voltage of the controlled source 11 and is kept constant due to the regulating action of the negative feedback circuit, including the sample-memory block 13 and the differential amplifier 12. The input of the low-pass filter 7 receives a signal that does not already contain interference at the input and output frequencies and their harmonics, which allows working with input frequencies located well below the cutoff frequency of the filter. Thus, in the proposed frequency multiplier, the range of multiplied frequencies is significantly expanded with an increase in the spectral purity of the output signal.
ftux.(t}ftux. (t}
HjHxjxUixHjxxxix
иг,2ig, 2
I-fl,.t)I-fl, .t)
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823469923A SU1095345A1 (en) | 1982-06-03 | 1982-06-03 | Frequency multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823469923A SU1095345A1 (en) | 1982-06-03 | 1982-06-03 | Frequency multiplier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1095345A1 true SU1095345A1 (en) | 1984-05-30 |
Family
ID=21022248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823469923A SU1095345A1 (en) | 1982-06-03 | 1982-06-03 | Frequency multiplier |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1095345A1 (en) |
-
1982
- 1982-06-03 SU SU823469923A patent/SU1095345A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР 607326, кл. Н 03 В 21/02, 1976. 2. Патент US 3913028, кл. 331-1А, опублик. 1975 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516084A (en) | Frequency synthesizer using an arithmetic frequency synthesizer and plural phase locked loops | |
| JPS5931897B2 (en) | frequency synthesizer | |
| CA1173515A (en) | Pulse delay compensation for frequency synthesizer | |
| US4290028A (en) | High speed phase locked loop frequency synthesizer | |
| US4185247A (en) | Means for reducing spurious frequencies in a direct frequency synthesizer | |
| US5656976A (en) | Hybrid frequency synthesizer | |
| US4931749A (en) | Phase locked loop sweep frequency synthesizer | |
| GB2107142A (en) | Frequency synthesisers | |
| SU1095345A1 (en) | Frequency multiplier | |
| US4502105A (en) | Inverter firing control with pulse averaging error compensation | |
| US4602219A (en) | Jitter reduction circuit for frequency synthesizer | |
| US3863174A (en) | Frequency synthesizer having phase-locked loop including sample and hold circuit frequency converter | |
| GB2091960A (en) | High speed frequency synthesizer | |
| SU475562A1 (en) | Automatic frequency control device | |
| US6298106B1 (en) | Frequency synthesiser | |
| SU1172011A1 (en) | Digital frequency synthesizer | |
| SU623247A1 (en) | Digital frequency synthesizer | |
| SU1283964A1 (en) | Frequency synthesizer | |
| SU794706A1 (en) | Frequency synthesizer | |
| SU1515364A1 (en) | Digital frequency synthesizer | |
| SU896762A1 (en) | Frequency synthesizer | |
| SU1483633A1 (en) | Frequency synthesizer | |
| SU799150A1 (en) | Frequency synthesizer | |
| SU886253A1 (en) | Frequency synthesizer | |
| SU978314A1 (en) | Signal synthesizer |