Изобретение относитс к вычислительной технике, в частности к устройствам переменного приоритета, и может быть использовано при построении вычислительных систем и сиетем обмена информацией. Известно устройство переменного приоритета, содержащее блоки хранени кодов приоритетов, коммутатор, групп элементов И, регистр . Недостаткоми данного устройства вл ютс большой .разброс времени, задержки в зависимости от приоритета а также большой объем оборудовани . Известно также устройство приоритета , содержащее блоки хранени кодов приоритета, коммутатор, две группы элементов ИЛИ, элементы НЕ z Недостатком устройства вл етс необходимость больших затрат оборудо вани при его реализации. Целью изобретени вл етс сокращение объема оборудовани . Поставленна цель достигаетс тем что устройство, содержащее N-1 элементов ИЛИ (где N -число запросных входов устройства), а также N канало а в каждом канале регистр хранени кодов приоритета, дешифратор, элемен ИЛИ и группу иэ N элементов И, приче входы регистров хранени кодов приор тета всех каналов соединены с кодовы ми входами устройства, а .в каждом канале выход регистра хранени кодов приоритета соединен со входом дешифратора , выход которого соединен с первыми входами соответствующих элементов И группы, вторые входы которы соединены с запросным входом канала , а выходы элементов И группы кана лов подключены ко входам элементов ИЛИ канала, дополнительно содержит N-1 элементов НЕ, а в каждом канале элемент И, причем вход (N-l)-ro элемента НЕ соединен с выходом (Я-1)-го элемента РШИ, а вход каждог i-ro элемента НЕ (где i 1,N -2) соединен с выходом i -го элемента ИЛИ и с первым входом (i+1)-ro элемента ИЛИ, а выход каждого элемента НЕ соединен с третьими входами соответствующих элементов И группы каждо го канала, при этом в каждом канале выход каждого элемента И группы, кроме N-го, соединен с соответствзтощим входом соответствующего элемента 1-ШИ устройства, причем выход элемента ИЛИ канала соединен с первым входом элемента И канала, второй вход которого соединен с опросным входом устройства, а выход вл етс разрешающим выходом канала. (функциональна схема предложенного устройства представлена на чертеже. Устройство содержит регистры 1 хранени кодов приоритета, дешифраторы 2, элементы И 3 группы, элементы ИЛИ 4, элементы НЕ 5, элементы ИЛИ 6, элементы И 7, каналы 8, запросные входы 9, опросный вход 10, кодовые входы 11, разрешающие выходы 12. Устройство работает следующим образом. 1 В регистры 1 каждого к.анала 8 программным путем занос тс коды приоритетов , присвоенные соответствующим абонентам. В соответствии с записанным в регистр 1 кодом дешифратор 2 подает разрешающий сигнал на вход одного из элементов И 3 своего канала 8. Предположим, что устройство содержит три канала 8, при этом первому абонекту, который подключен к первому (верхнему) каналу 8 присвоен код младшего приоритета 3 (от дешифратора разрешена работа третьего, крайнего слева, элемента ИЗ), второму абоненту - код среднего приоритета 2 (разрешающий сигнал на входе второго элемента И 3), а третьему - код старшего приоритета 1 (разрешающий сигнал на входе первого, крайнего справа, элемента ИЗ). Допустим, что на запросные входы 9 поступают запросы от первого и третьего абонентов, в результате чего на вторых входах элементов И 3 первого и третьего каналов 8 действуют разрешающие сигналы. Сигнал логической 1, действующий на выходе первого элемента И 3 третьего канала 8, через элементы ИЛИ 4 и НЕ 5 запрещаетработу последующих элементов из всех остальных каналов 8. Сигнал с выхода элемента И 3 поступает также на вход элемента ИЛИ 6 соответствующего канала 8, разреша работу элемента И 7. При поступлении по опросному входу 10 сигнала анализа запроса с выхода элемента И 7 поступает сигнал разрешени обмена третьеу абоненту. Предложенное устройство имеет еньший по сравнению с прототипом бъем оборудовани , так как содержит каждом канале группу дополнительных лементов И.The invention relates to computing, in particular, to devices of variable priority, and can be used in the construction of computing systems and information exchange systems. A variable priority device is known, which contains blocks for storing priority codes, a switch, AND groups, a register. The disadvantages of this device are a large spread of time, delays depending on the priority and also a large amount of equipment. It is also known a priority device containing blocks for storing priority codes, a switch, two groups of elements OR, elements NOT. A disadvantage of the device is the need for high costs of equipment for its implementation. The aim of the invention is to reduce the amount of equipment. The goal is achieved by the fact that the device contains N-1 elements OR (where N is the number of device's request inputs), as well as N channel and in each channel the register of storage of priority codes, decoder, OR element and group of N elements AND, and the inputs of registers the storage of the priority codes of all channels is connected to the code inputs of the device, and in each channel the output of the register of the storage of priority codes is connected to the input of the decoder, the output of which is connected to the first inputs of the corresponding elements of the group, the second inputs of which are connected to request input channel, and the outputs of the elements AND groups of channels are connected to the inputs of the elements OR channel, additionally contains N-1 elements NOT, and in each channel the element AND, the input (Nl) -ro of the element is NOT connected to the output (I-1) element of the RShI, and the input of each i-ro element NOT (where i 1, N -2) is connected to the output of the i -th element OR and to the first input (i + 1) -ro of the element OR, and the output of each element is NOT connected with the third inputs of the corresponding elements And groups of each channel, with in each channel the output of each element And group, except for the N-th, is connected to co vetstvztoschim input of the respective element 1, SHI device, wherein the output member or channel connected to a first input of AND gate channel, a second input connected to the poll input of the device, and the output is permissive channel output. (functional diagram of the proposed device is shown in the drawing. The device contains the registers 1 storage priority codes, decoders 2, elements AND 3 groups, elements OR 4, elements NOT 5, elements OR 6, elements AND 7, channels 8, request inputs 9, interrogation input 10, code inputs 11, enabling outputs 12. The device operates as follows: 1 The registers 1 of each channel 8 are programmed into the priority codes assigned to the respective subscribers. In accordance with the code written into register 1, the decoder 2 gives the enabling signal l to the input of one of the elements And 3 of its channel 8. Suppose that the device contains three channels 8, while the first subscriber, which is connected to the first (upper) channel 8, is assigned a low priority code 3 (the third, leftmost one is allowed from the decoder, the IZ element), to the second subscriber the medium priority code 2 (allowing the signal at the input of the second element I 3), and the third subscriber the code of the highest priority 1 (allowing the signal at the input of the first, rightmost, element IZ). Suppose that the request inputs 9 receive requests from the first and third subscribers, with the result that at the second inputs of the elements And 3 of the first and third channels 8 act resolving signals. The signal of logical 1, acting at the output of the first element And 3 of the third channel 8, through the elements OR 4 and NOT 5 prohibits the operation of subsequent elements from all other channels 8. The signal from the output of the element And 3 also goes to the input of the element OR 6 of the corresponding channel 8, allowing operation element 7. When a request analysis signal is received from interrogation input 10 from the output of element 7, a signal is received to allow the third subscriber to exchange. The proposed device has the lowest hardware capacity in comparison with the prototype, since it contains a group of additional elements for each channel I.