SU1094143A1

SU1094143A1 - Code-to-frequency converter

Info

Publication number: SU1094143A1
Application number: SU823450566A
Authority: SU
Inventors: Виктор Александрович Подругин
Priority date: 1982-06-08
Filing date: 1982-06-08
Publication date: 1984-05-23

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА , содержащий генератор эталонной частоты, задатчик кода, сумматор и элементы И, отлйчающийс тем, что, с целью повьшени надежности, в него введены регистр, элементы НЕ, формирователь двоичнодес тичного переноса и корректор кода числа, причем выход генератора эталонной частоты подключен к тактовому входу регистра и через элемент НЕ к первым входам элементов И, вторые входы которых подключены к соответствующие выходам регистра, а выходы .- к первым входам сумматора, вторые входы которого подключены к задатчику кода, а первьв выход к входу регистра, другие входы которого соединены с соответствующими выходами корректора кода числа, первьй вход которого подключен к выхо (Л ду формировател двоично-дес тичного переноса и выходу устройства, а вторые входы соединены с вторыми выходами сумматора и входами форми- § ровател двоично-дес тичного переноса , другой вход которого подключен к выходу переноса сумматора, вход переноса которого подключен к вход;е ной шине.CODE-FREQUENCY CONVERTER containing the reference frequency generator, code setter, adder, and AND elements, because, in order to increase reliability, a register, NOT elements, a binary number generator, and a reference frequency generator are entered into it connected to the clock input of the register and through the element NOT to the first inputs of the elements And, the second inputs of which are connected to the corresponding outputs of the register, and outputs .- to the first inputs of the adder, the second inputs of which are connected to the code point, and the first is the output to the register input, the other inputs of which are connected to the corresponding outputs of the number code corrector, the first input of which is connected to the output (the driver of the binary-decimal transfer and the device output, and the second inputs are connected to the second outputs of the adder and inputs form-solver of the binary-decimal transfer, the other input of which is connected to the transfer output of the adder, the transfer input of which is connected to the input of the bus.

Description

Изобретение относитс к импульсной технике и может быть использовано при разработке устройств автоматики и цифровых регул торов частоты вращени электродвигателей. Известен преобразователь код-час тота, содержащий генератор эталонно частоты, элементы И, сут-матор, элемент задержки и задатчик кода l. Недостаток этого устройства сложность оборудовани . Наиболее близким к изобретению вл етс преобразователь код -часто та, содержащий генератор эталонной частоты, задатчик кода, сумматор, элементы И, элементы ИЛИ, счетчики и компаратор 2. Недостатком известного устройств вл етс высока сложность, что приводит к снижению надежности в ра боте. Цель изобретени - повьнпение надежности . Поставленна цель достигаетс тем, что в преобразователь код - ча тота, содержащий генератор эталонно частоты, задатчик кода, сумматор и элементы И, введены регистр, элемен НЕ, формирователь двоично-дес тичного переноса и корректор кода числа , причем выход генератора эталонной частоты подключен к тактовому входу регистра и через элемент НЕ к первым входам элементов И, вторые входы которых подключены к соответ вующим выходам регистра, а выходы к первым входам сумматора, вторые входы которого подключены к задатчи ку кода, а первый выход - к входу регистра, другие входы которого сое динены с соответствующими выходами корректора кода числа, первый вход которого подключен к выходу формиро вател двоично-дес тичного переноса и выходу устройства, а вторые входы соединены с вторыми выходами суммат ра и входами формировател двоичнодес тичного переноса, другой вход которого подключен к выходу перенос ,а сумматора, вход переноса которог подключен к входной шине. На чертеже приведена структурна схема преобразовател код - частота Преобразователь содержит генератор 1 .эталонной частоты, задатчик 2 кода, сумматор 3, элементы И 4-7, регистр 8, выполненный, например, н триггерах, элемент НЕ 9, формирователь 10 двоично-дес тичного переноса , корректор 11 кода числа, входную 12 и выходную 13 шины. Выход генератора 1 эталонной частоты подключен к тактовому входу регистра 8 и через элемент НЕ 9 к первым входам элементов И 4-7, вторые входы которых подключены соответственно к вьпсодам регистра В, а выходы - к первым входам сумматора 3, вторые входы которого подключены к за,датчику 2 кода, а выход - к входу регистра В, другие входы которого соединены с соответствующими выходами корректора 11 кода числа, первый вход.которого подключен к выходу формировател 10 двоично-дес тично го переноса и выходной шине 13, а вторые входы - соединены с вторыми выходами сумматора 3 и входами формировател 10, другой вход которого подключен к выходу переноса сумматора 3, вход переноса которого подключен к входной шине 12. Устройство работает следующим образом. В момент включени преобразовател все триггеры регистра В устанавливаютс в исходное состо ние, на выходах - сигнал Задатчик 2 кода преобразует дес тичный код числа N в параллельный двоично-дес тичньй код 8-4-2-1 5 которьм поступает на вторые входы четырехразр дного двоичного сумматора 3. Сигналы с выхода сумматора 3 непосредственно и через коррслтор 11 поступают на информационные входы регистра 8. При поступлении первого импульса частоты следовани импульсов fg,;( передним фронтом импульса происходит запись кода числа суммы и одновременно запрещаетс прохождение сигналов с выходов регистра 8 на входы сумматора 3 на врем наличи импульса частоты f&x подачей нулевого сигнала на входы элементов И 4-7 с выхода элемента НЕ 9. При отсутствии импульса частоты код числа, записанный в регистре Bj поступает на первые входы сумматора 3 и суммируетс с кодом числа,, поступающего с задатчика 2 кода на вторые входы сумматора 3. След;у1ощим импульсом частоты f g происходит запись новой суммы в регистр 8, а при отсутствии импульса суммирование этой суммы с кодом числа задатчика 2 кода и т.д.The invention relates to a pulse technique and can be used in the development of automation devices and digital speed controllers for electric motors. A known code-ht converter is used, which contains a generator of a reference frequency, the elements of And, the day-matrix, the delay element, and the setpoint generator of the code l. The disadvantage of this device is the complexity of the equipment. Closest to the invention is a code-frequency converter comprising a reference frequency generator, code setter, adder, AND elements, OR elements, counters, and comparator 2. A disadvantage of the known devices is high complexity, which leads to a decrease in reliability in operation. The purpose of the invention is reliability reliability. The goal is achieved by the fact that a code converter, a frequency generator, a reference frequency generator, a code setter, an adder and AND elements, is entered into a register, a NOT element, a binary-decimal transfer generator and a number code corrector, the output of the reference frequency generator is connected to to the clock input of the register and through the element NOT to the first inputs of the elements I, the second inputs of which are connected to the corresponding outputs of the register, and the outputs to the first inputs of the adder, the second inputs of which are connected to the setpoint of the code, and the first output to the register input, the other inputs of which are connected to the corresponding outputs of the number code corrector, the first input of which is connected to the output of the binary-decimal transfer generator and the output of the device, and the second inputs are connected to the second outputs of the adder and the inputs of the binary transfer generator, another input which is connected to the output of the transfer, and adder, the transfer input is connected to the input bus. The drawing shows a flow diagram of a code-frequency converter. The converter contains a generator of 1 standard frequency, a setpoint generator 2 of a code, an adder 3, elements AND 4-7, a register 8 made, for example, n flip-flops, a element HE 9, a driver 10 of a binary-decimal transfer corrector 11 code numbers, input 12 and output 13 tires. The output of the generator 1 reference frequency is connected to the clock input of the register 8 and through the element NOT 9 to the first inputs of elements 4-7, the second inputs of which are connected respectively to the output register of register B, and the outputs to the first inputs of the adder 3, the second inputs of which are connected to sensor 2 codes, and the output to the input of register B, the other inputs of which are connected to the corresponding outputs of the corrector 11 of the number code, the first input of which is connected to the output of the driver 10 of the binary-ten transfer and the output bus 13, and the second inputs are connected from the second the outputs of the adder 3 and the inputs of the imaging unit 10, the other input of which is connected to the transfer output of the adder 3, the transfer input of which is connected to the input bus 12. The device operates as follows. At the moment of switching on the converter, all the triggers of register B are reset, and at outputs the signal Setpoint 2 of the code converts the decimal code of the number N into a parallel binary-decimal code 8-4-2-1 5 which is fed to the second inputs of the four-bit binary adder 3. Signals from the output of adder 3 directly and via correlator 11 are fed to the information inputs of register 8. When the first pulse of the pulse frequency fg,; (the leading edge of the pulse, the code of the sum number is recorded and simultaneously It prohibits the passage of signals from the outputs of register 8 to the inputs of the adder 3 for the duration of the frequency pulse f & x by applying the zero signal to the inputs of the AND 4-7 elements from the output of the HE element 9. In the absence of a frequency pulse, the code of the number recorded in the Bj register goes to the first the inputs of the adder 3 and is summed with the code of the number coming from the setting device 2 of the code to the second inputs of the adder 3. Trace; with a frequency pulse fg, the new sum is written to register 8, and in the absence of a pulse, the sum is summed with the code of the setting number 2 code and t .d

Когда на выходе формировател 10 двоично-дес тичного переноса по вл етс сигнал .переноса, он поступает на выходную шину устройства и в корректор 11 кода числа, в котором по сигналу двоично-дес тичного переноса происходит коррекци суммы прибавлением к ней кода 0110.When a transfer signal appears at the output of the generator 10 of the binary-decimal transfer, it arrives at the output bus of the device and into the offset 11 of the code of the number in which the sum of the signal of the binary-decimal transfer is corrected by adding the code 0110 to it.

Следующим импульсом частоты fNext frequency pulse f

В.AT.

происходит занесение кода скорректированной суммы в регистр 8.The code of the adjusted amount is entered in the register 8.

Таким образом, надежность предлагаемого преобразовател код - частота в работе повышаетс за счет сокращени количества оборудовани и за счет тактировани операции записи и суммировани кодов чисел импульсами эталонной .частоты.Thus, the reliability of the proposed code-frequency converter in operation is increased by reducing the amount of equipment and by clocking the write operation and summing the codes of numbers with pulses of the reference frequency.

J2J2

-С с с-S with with

fcfc

Claims

A CODE-FREQUENCY CONVERTER containing a reference frequency generator, code generator, adder and AND elements, which, in order to increase reliability, includes a register, NOT elements, a binary decimal transfer generator and a number code corrector, and the output of the reference frequency generator connected to the clock input of the register and through the element NOT to the first inputs of AND elements, the second inputs of which are connected to the corresponding outputs of the register, and the outputs. - to the first inputs of the adder, the second inputs of which are connected to the code generator, and the first output to the register input, the other inputs of which are connected to the corresponding outputs of the number code corrector, the first input of which is connected to the output of the binary-decimal transfer generator and the output of the device, and the second inputs connected to the second outputs of the adder and the inputs of the ⁴ decimal transfer generator, the other input of which is connected to the transfer output of the adder, the transfer input of which is connected to the input bus.