SU1094043A1

SU1094043A1 - Sine-cosine signal-to-code converter

Info

Publication number: SU1094043A1
Application number: SU823520150A
Authority: SU
Inventors: Александр Иосифович Бабер; Александр Иванович Михалев; Леонид Борисович Спасоевич
Original assignee: Предприятие П/Я Р-6495
Priority date: 1982-12-07
Filing date: 1982-12-07
Publication date: 1984-05-23

Abstract

ПРЕОБРАЗОВАТЕЛЬ.СИНУСНОКОСИНУСНЫХ СИГНАЛОВ Б КОД, содержащий блок преобразовани синусно-косинусных сигналов в многофазные сигналы, выходы которого через дешифратор подключены к одним входам первого и второго блока элементов И, выходы которых с;оответственно через первый и второй элементы ИЛИ подключены к входам сложени и вычитани реверсивного счетчика, отличающийс тем, что, с целью упрощени преобразовател , в него введены формирователь импульсов и регистр, информационные входы регистра соединены с выходами дешифратора, а выходы подключены к другим входам первого и второго блока элементов И, выходы первого и второго элементов ИЛИ подключены к формирователю импульсов, выход которого подключен к управл ю (Л щему входу регистра.CONVERTING.SINE-BINARY SIGNALS B A CODE containing a unit for converting sine-cosine signals into multi-phase signals, the outputs of which are connected to one input of the first and second block of elements AND whose outputs from; respectively, through the first and second elements OR OR to the inputs of the addition and reading of A reversible counter, characterized in that, in order to simplify the converter, a pulse shaper and a register are entered into it, the information inputs of the register are connected to the outputs of the decoder, and Exit connected to other inputs of the first and second block elements and the outputs of the first and second OR elements are connected to a pulse shaper whose output is connected to the control u (A present input register.

Description

О ;О 4i О 4 :А Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл св зи аналого вых источников информации с цифровым вычислительным устройством.. Известны преобразователи синуснокосинусных сигналов в код, содержащи блок формирователей двухфазных пр моугольных сигналов, выходы которого подключены непосредственно к одним входам первого и второго блока злементов И, а через блок дифференцирующих элементов - к другим входам первого и второго блока элементов И выходы которых соответственно через первый и второй элементы ИЛИ подключены к входам сложени и вычитани реверсивного счетчика ftj. - Недостатком преобразователей вл етс разрешающа способность и сложность вьтолнени преобразовател на интегральных элементах, вызванна наличием дифференцирукщнх элементов Наиболее близким к изобретению вл етс преобразователь синуснокосинусных сигналов в код, содержа ций блок преобразовани синусно-косинусных сигналов в многофазные сигналы , выходы которого через дешифрат подключены к одним входам первого и второго блока элементов И, выходы которых соответственно через первый и второй элементы ИЛИ подключены к входам сложени и вычитани реверсив ного счетчика, а выходы дешифратора через блок дифференцир тощих элементов - к другим входам первого и второго блока элементов И Г27. Недостатком известного преобразовател вл етс сложность его выполн ВИЯ на интегральных элементах, вызванна наличием дифференцируинщпс элементов. Цель изобретени - упрощение преобразовател .Поставленна цель достигаетс тем, что в преобразователь синуснокосинусных сигналов в код, содержащи блок преобразовани синусно-косинусных сигналов в многофазные сигналы, выходы которого через дешифратор подключены к одним входам первого и Effoporo блока элементов И, выходы которых соответственно через первый и второй элементы ИЛИ подключены к входам сложени и вычитани реверсивного счетчика, введены формирователь импульсов ,и регистр, информацио ные входы регистра соединены с выходами дешифратора, а выходы подключе- ны к другим входам первого и.второго блока элементов И, выходы первого и второго элементов ИЛИ подключены к формирователю импульсов, выход которого , подключен к управл ющему входу регистра. На чертеже представлена структурна схема преобразовател . Преобразователь содержит последовательно соединенные блок 1 преобразовани синусно-косинусньк сигналов в многофазные сигналы, дешифратор 2 и регистр 3, выходы дешифратора 2 и регистра 3 подключены соответственно к одним и другим входам первого 4 и второго 5 блоков элементов И, выходы которых соответственно через первый 6 и второй 7 элементы ИЛИ подключены к входам сложени и вычитани реверсивного счетчика 8, выходы элементов 6 и 7 подключены к входам формировател 9 импульсов, выход которого подключен к управл ющему входу регистра 3. Преобразователь работает следующим образом. В блоке 1 входные синусно-косинусиые сигналы преобразуютс в пр моугольные многофазные сигналы, число которых определ етс «прин той дискретностью преобразовател . В дешифраторе 2 многофазные сигналы преобраз5 тс в последовательности неперекрываикцихс импульсов, которые поступают на вхрды блоков 4 и 5 злементов И и на информагщонные входы регистра 3. В любой момент времени сигнал на выходе дешифратора представл ет собой 1 на одном из выходов И О на всех остальных выходах. По сигналу с формировател 9 состо ние дешифратора 2 запоминаетс в регистре 3. Коды девшфратора 2 и регистра 3 сравниваютс в блоках 4 и 5. При равенстве выгодных кодов дешифратора 2 и регистра 3 все выходы блоков 4 , и 5 н од тс в нулевом сосго нии, При изменении входной величины в одну сторону выходной код дешифратора 2 последовательно принимает значени , например/ 1000, 0100, 0010 и т.д. При каждом изменении выходного кода дешифратора 2 происходит совпадение на одном из элементов И блока 4 еди-о ницы кода предьщушего значени с регистра 3 с единицей кода текущегоO; O 4i O 4: A The invention relates to automation and computer technology and can be used to connect analog sources of information with a digital computing device. Sine-sine-sine signal converters are known in code that contain a block of two-phase rectangular formers whose outputs are connected. directly to one of the inputs of the first and second block of elements I, and through the block of differentiating elements to other inputs of the first and second block of elements And whose outputs, respectively, through the first first and second OR elements are connected to the inputs of the adding and subtracting ftj reversible counter. - A disadvantage of the transducers is the resolution and complexity of the transducer on integrated elements caused by the presence of differentiated elements. The closest to the invention is a sine-sinus signal-to-code converter, containing sine-cosine-to-multi-phase signal converters, whose outputs are decoded to one the inputs of the first and second block of elements AND, the outputs of which, respectively, through the first and second elements OR are connected to the inputs of the and subtracting the voltage Nogo reversion counter and the outputs of the decoder unit through skinny differentiating elements - the other inputs of the first and second block elements and G27. A disadvantage of the known converter is the complexity of its implementation of VIA on integral elements, caused by the presence of differentiation elements. The purpose of the invention is to simplify the converter. The goal is achieved in that the sine-sine signal-to-code converter contains sine-cosine signals into multiphase signals, the outputs of which through the decoder are connected to the same inputs of the first and Effoporo elements of the I block, the outputs of which are respectively through the first and the second OR elements are connected to the inputs of the addition and subtraction of a reversible counter, a pulse shaper is entered, and a register, the information inputs of the register are connected to the outputs encoder, and outputs connected to other inputs of the first AND element i.vtorogo unit, outputs of first and second OR elements are connected to a pulse shaper whose output is connected to the control input of the register. The drawing shows a block diagram of the converter. The converter contains serially connected sine-cosine signal conversion unit 1 into multiphase signals, decoder 2 and register 3, outputs of decoder 2 and register 3 are connected respectively to one and other inputs of the first 4 and second 5 blocks of elements And, the outputs of which are respectively through the first 6 and the second 7 elements OR are connected to the inputs of the addition and subtraction of the reversible counter 8, the outputs of elements 6 and 7 are connected to the inputs of the pulse former 9, the output of which is connected to the control input of the register 3. The transducer azovatel works as follows. In block 1, the input sine-cosine signals are converted into rectangular multi-phase signals, the number of which is determined by the received resolution of the converter. In the decoder 2, the multiphase signals are converted into 5c in the sequence of non-overlapping pulses that arrive at the inputs of blocks 4 and 5 of the elements And and to the information inputs of the register 3. At any time, the signal at the output of the decoder is 1 at one of the outputs And O at all exits. According to the signal from the imaging unit 9, the state of the decoder 2 is stored in register 3. The codes of subscriber 2 and register 3 are compared in blocks 4 and 5. With equal advantageous codes of the decoder 2 and register 3, all the outputs of blocks 4 and 5 are in zero state. , When the input value changes in one direction, the output code of the decoder 2 successively takes the values, for example, / 1000, 0100, 0010, etc. Each time the output code of the decoder 2 changes, a coincidence occurs on one of the elements AND block 4 of the unit of the previous value of the register 3 with the unit of the current code

значени с дешифратора 2. Единичный сигнал с выхода блока 4 через элемент Шта 6 проходит на вход сложени реверсивного счетчика 7 и через формирователь 9, представл ющий собой элемент ИЛИ и элемент задержки, поступает на управл ющий вход регистра 3. По сигналу с формировател 9 в регистре 3 происходит перезапись выходного кода дешифратора 2, после чего выходные коды дешифратора 2 и регистра 3 станов тс равными. Выходы , блока 4 возвращаютс в нулевое состо ние до следук цего изменени входной величины в ту же сторону. При изменении входной величины в другую сторону выходной код дешифратора принимает значени , например, 1000, 0001, 0010, 0100 и т.д. При каждом изменении выходного кода дешифратора 2 происходит совпадение на одном из элементов И блока 5 единицы кода предьщущего значени с регистра 3 с единицей кода текущего значени с дешифратора 2. Единичный 4, сигнал с выхода блока 5 через элемент ИЛИ 7 проходит на вход вычитани реверсивного c4eT4Wa 8 и через форьшрователь 9 на управл ю1ций вход регистра 3 дл перезаписи выходного кода дешифратора 2, Выходы блока 5 возвращаютс в нулевое состо ние до следук цего изменени входной величины . Выходной код преобразовател формируетс в реверсивном счетчике 8.the values from the decoder 2. A single signal from the output of block 4 through the element Sta 6 passes to the input of the addition of the reversible counter 7 and through the driver 9, which is an OR element and a delay element, is fed to the control input of the register 3. The signal from the driver 9 in Register 3 overwrites the output code of the decoder 2, after which the output codes of the decoder 2 and register 3 become equal. The outputs of block 4 are returned to the zero state before the next change in the input value in the same direction. When the input value changes to the other side, the output code of the decoder takes on values, for example, 1000, 0001, 0010, 0100, etc. Each time the output code of the decoder 2 changes, one of the elements AND block 5 of the unit of the previous value register 3 register coincides with the unit of the current value code from the decoder 2. Single 4, the output of block 5 through the OR element 7 passes to the subtract input of the reverse c4eT4Wa 8 and through the forcing device 9 to the control input of the register 3 for overwriting the output code of the decoder 2, the outputs of block 5 return to the zero state before the next change in the input value. The output code of the converter is generated in a reversible counter 8.

В предлагаемом преобразователе отсутствуют дифференц ующие элементы , что позвол ет упростить преобразователь при выполнен его на ин (тегральных элементах.In the proposed converter, there are no differential elements, which allows to simplify the converter when it is made on integral elements (integral elements).

intfintf

Л2L2

wywy

A10A10

ff

1one

:02: 02

J4J4

Sit.Sit.

ЛапPaw

h 4h 4

J3iJ3i

QJLQjl

22

QiQi

Q3Q3

J/J /

& &

M2M2

ЖF

&&

ОзOz

ss

QQ

ftft

Di,Di,

MlMl

iSt/iSt /

5з5h

..

Claims

SINE-SINUS SIGNAL CONVERTER TO CODE, containing a block for converting sine-to-sine signals into multiphase ♦

signals whose outputs are connected through a decoder to one of the inputs of the first and second block of AND elements, a pulse shaper and a register, information inputs of the register are connected to the outputs of the decoder, and the outputs are connected to other inputs of the first and second block of AND elements, the outputs of the first and second OR elements are connected to the form ers pulses, whose output is connected to the control input of the register.

ABOUT