SU377822A1 - - Google Patents

Info

Publication number
SU377822A1
SU377822A1 SU1658541A SU1658541A SU377822A1 SU 377822 A1 SU377822 A1 SU 377822A1 SU 1658541 A SU1658541 A SU 1658541A SU 1658541 A SU1658541 A SU 1658541A SU 377822 A1 SU377822 A1 SU 377822A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
circuit
interpolator
counter
output
Prior art date
Application number
SU1658541A
Other languages
Russian (ru)
Inventor
С. Н. Охотин Всесоюзный научно исследовательский институт разведочной геофизики В. М. Омелин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1658541A priority Critical patent/SU377822A1/ru
Application granted granted Critical
Publication of SU377822A1 publication Critical patent/SU377822A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

1one

Изобретение относитс  к вычислительной технике.The invention relates to computing.

Известны линейные интерпол торы, содержащие собирательную схему, последовательно соединенные регистр, вентили, сумматор и схему анализа знака, один из выходов которой соединен с управл ющими входами вентилей . Такие интерпол торы сложны.Linear interpolators are known that contain a collective circuit, a serially connected register, gates, an adder, and a sign analysis circuit, one of the outputs of which is connected to the control inputs of the gates. Such interpolators are complex.

Предлагаемый интерпол тор отличаетс  тем, что содержит счетчик, который через собирательную схему соединен с выходом интерпол тора , с одним из входов сумматора и с выходами схемы анализа знака. Это позвол ет упростить интерпол тор.The proposed interpolator is characterized in that it contains a counter, which is connected through the collecting circuit to the interpolator's output, to one of the inputs of the adder and to the outputs of the sign analysis circuit. This simplifies the interpolator.

На чертеже показана схема интерпол тора. В его состав вход т схема / анализа знака, сумматор 2, собирательна  схема 3, счетчик 4 длины интерполируемого интервала, вентили 5 и регистр 6.The drawing shows an interpolator circuit. It consists of a circuit / sign analysis, an adder 2, a collective circuit 3, a counter 4 of the length of the interpolated interval, gates 5 and a register 6.

Схема / служит дл  анализа знака содержимого сумматора, с выходом которого она непосредственно соединена, а также дл  формировани  управл ющих сигналов на выполнение единичных перемещений регистрирующего органа (на чертеже не показан) по координатным ос м X и Y. Эти сигналы поступают на соответствующие выходы 7 и 8 интерпол тора .The circuit / serves for analyzing the sign of the contents of the adder, with the output of which it is directly connected, as well as for generating control signals to perform single movements of the registering body (not shown) along the X and Y axes. These signals arrive at the corresponding outputs 7 and 8 interpolators.

ппpp

БИБЛ:BIBL:

Вычисление оценочной функции производитс  непосредственно в сумматоре. По одному из его входов, объединенному с выходом 7, добавл етс  единица, а по остальным через группу вентилей 5, управл емую схемой /, переноситс  содержимое регистра 6.The evaluation function is calculated directly in the adder. On one of its inputs, combined with output 7, a unit is added, and for the rest, the contents of register 6 are transferred via a group of valves 5, controlled by the circuit /.

Регистр служит дл  хранени  информации, поступающей из ЭВМ по входам 9, на врем  обработки интервала интерпол ции.The register is used to store information received from the computer via inputs 9 for the duration of processing the interpolation interval.

Счетчик 4 предназначен дл  контрол  длины обработанного интервала. По установочным входам 10 он св зан с ЭВМ, а по счетному входу через собирательную схему 3 - с выходами 7 и 8 интерпол тора. С выхода // счетчика импульс переполнени  поступает в ЭВМ.Counter 4 is designed to control the length of the processed interval. Via the installation inputs 10, it is connected to a computer, and via the counting input via the collective circuit 3 to outputs 7 and 8 of the interpolator. From the exit // of the counter, the overflow pulse enters the computer.

В начале цикла отработки интервала интерпол ции сумматор 2 устанавливаетс  в нулевое состо ние, в регистр 6 заноситс  обратный код тангенса угла наклона интерполируеуAt the beginning of the interpolation interval testing cycle, the adder 2 is set to the zero state, and the reverse tangent code of the interpolation angle is entered into register 6.

мого участка /С -- , а в счетчик 4 - my site / S -, and in counter 4 -

полнительный код длины интервала.Complementary code for the length of the interval.

Так как значение оценочной функции в сумматоре U-0, т. е. знак числа в сумматоре положительный , то импульс, сформированный схемой 1 анализа знака, поступает на выходSince the value of the evaluation function in the adder U-0, i.e. the sign of the number in the adder is positive, the pulse generated by the sign analysis circuit 1 is output

5 оси X. При этом содержимое регистра переноситс  в сумматор, т. е. происходит уменьшение оценочной функции U на величину /С. Если теперь знак сумматора сохран етс , то пор док вычислений повтор етс , в противном случае импульс поступает на выход 7 оси У, а в сумматор добавл етс  единица.5, axis X. The contents of the register are transferred to the adder, i.e., the evaluation function U decreases by / C. If the adder's sign is now preserved, the order of calculations is repeated, otherwise the pulse arrives at the output 7 of the Y axis, and one is added to the adder.

При поступлении импульса на любой выход в счетчик 4 добавл етс  единица. Импульс переполнени  счетчика служит сигналом об окончании обработки интервала.When a pulse arrives at any output, one is added to counter 4. The counter overflow pulse serves as a signal that the interval has finished processing.

Предмет изобретени Subject invention

Линейный интерпол тор, содержащий собирательную схему, последовательно соединенные регистр, вентили, сумматор и схему анализа знака, один из выходов которой соединен с управл ющими входами вентилей, отличающийс  тем, что, с целью упрощени  интерпол тора , он содержит счетчик, который через собирательную схему соединен с выходом интерпол тора, с одним из входов сумматора и с выходами схемы анализа знака.A linear interpolator containing a collective circuit, serially connected registers, gates, an adder and a sign analysis circuit, one of the outputs of which is connected to the control inputs of the gates, characterized in that, in order to simplify the interpolator, it contains a counter, which through the collective circuit connected to the interpolator output, to one of the inputs of the adder and to the outputs of the sign analysis circuit.

;/; /

ffffff

SU1658541A 1971-05-17 1971-05-17 SU377822A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1658541A SU377822A1 (en) 1971-05-17 1971-05-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1658541A SU377822A1 (en) 1971-05-17 1971-05-17

Publications (1)

Publication Number Publication Date
SU377822A1 true SU377822A1 (en) 1973-04-17

Family

ID=20475803

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1658541A SU377822A1 (en) 1971-05-17 1971-05-17

Country Status (1)

Country Link
SU (1) SU377822A1 (en)

Similar Documents

Publication Publication Date Title
SU377822A1 (en)
SU741263A1 (en) Device for computing logarithms of numbers
SU396689A1 (en) DEVICE FOR FISSION
SU809583A1 (en) Reversible counting device
SU638948A1 (en) Information input arrangement
SU822376A1 (en) Reversing counting device
SU1029193A1 (en) Hybrid computing device
SU788025A1 (en) Digital phase meter
SU401964A1 (en) LINEAR INTERPOLATOR WITH EVALUATION FUNCTION
SU690341A1 (en) Device for measuring shaft power and acceleration
SU809159A1 (en) Decoder
SU789856A1 (en) Time interval difference meter
SU378925A1 (en) DEVICE FOR REDUCTION OF EXCESSNESS OF DISCRETE SIGNALS
SU590735A1 (en) Multiplication arrangement
SU721842A1 (en) Displacement measuring device
SU661814A1 (en) Ring counter
SU667966A1 (en) Number comparing device
SU684539A1 (en) Arrangement for taking logarithms of numbers
SU376778A1 (en) FUNCTIONAL TRANSFORMER
SU651339A1 (en) Maximum number determining arrangement
SU991440A1 (en) Device for computing time interval ratio
SU456293A1 (en) Device for smoothing compressed telemetry information
SU881736A1 (en) Device for retrieval of numbers in a given interval
SU955009A2 (en) Data input device
SU439805A1 (en) Square root extractor