Изобретение относитс к автомат и вычислительной технике и может. быть использовано дл кодировани запроса прерывани старшего приоритет а, нашример в г-мкропроцессорных системах. : Известно устройство приоритетного прерывани , содержащее элемен И, ИЛИ, счетчик и дешиЛраторС . Недостатком этого устройства вл етс ограниченное число уровней прерывани ,обуслош1енное ограниченным количеством линий запросов прерывани , св з а1шых, например , с огр ниченным количеством выводов корпу са ШС. Наиболее близким по технической сущности к изобретению вл етс система кодировани запроса прерьша ни старшего приоритета,содержаща узлы обработки запроса,группу ииформационнлх входов-выходов системы , сумматор-вЬ1читатель,блок задерж ки,запросный вход системы, элемент 11Ш1,триггер,группу элементов И,груп пу кодовых входов систеьы. Причем группа кодовых входов устройства соединена с первой группой входов сумматора и первыми входа ш элементов И группы, вторые и третьи вход которых соединены соответственно с ходами триггера, блока задержки и с запросным входом устройства. Ед ничный и нулевой входа триггера соединены соответственно с выходом сумматора и элемента ИЛИ, входы кот рого и втора группа входов суммато ра соединены с н 1ходами систеи51С23 Недостатком известного устройств вл етс низкое быстродействие. Цель изобретени - упронхение сис темз1. Поставленна цель достигаетс тем,что система кодировани запроса прерывани старшего приоритета,е держаща п узлов обработки запроса а в каждом узле обработки запроса первый триггер, первую группу элементов И, выходы которых вл ютс группой выходов системы, первые BXOflfj элементов И первой гpyппl I соединены с соответствунзцей группой кодовых входов систекы,вторые входы элементов И группы соединены с выходом первого триггера, содержит тактовый генератор, а в каждый узел обработки запроса введены второй триггер, втора группа |элементов И и элемент НИИ,причем 1 группа информационных выходов системы соединена с первыми входами элементов И второй группы всех узлов обработки запроса,вторые входы элементов И второй группы всех узлов обработки запроса соединены с группой кодовых входов систе1 1, выходы элементов И второй группы каждого узла обработки запроса соединены с входами элемента ИЖ своего узла обработки запроса, выход элемента ИЛИ каждого узла обработки эапроса соединен с третьими входами элементов И первой группы и с установочными входами второго триггера своего узла обработки запроса,пр мой выход которого соединен с первым установоч№1М входом первого триггера своего узла обработки запроса,тактовые входы второго триггера соединены с первым выходом тактового генератора второй выход которого соединен с такташ1ми входами первого триггера ,защ)осный вход системз соединен с вторым установочным входом первого триггера, выход каждого i-ro элемента И второй группы каждого узла обработки запроса соеданен с третьим входом (i+)-ro элемента И второй группы своего узла обработки запроса (...,n). На чертеже показана структурна . схема предлагаемой системы. Система содержит узлы 1 обработки запроса, группу информацион1Ых входов-выходов 2 системы,тактовый генератор 3, первую группу элементов И 4, элемент ШШ 5, первый триггер 6( второй триггер 7, вторую группу элементов И 8, группу кодон 1х входов 9 система,запросш 1Й вход 10 системы. Система работает следующим образом . Пусть в какой-то момент времени всеми зaщ) входами 10 cиcтe ы выставлены запросы на прерывание. По импульсу генератора 3 сигналы по вл ютс на пр мых выходах триггеров 7 и тем самым на третьих входах элементов И 4 по вл етс разрешаю1щй потенциап, который открывает эти элементы в каждом узле 1 при условии,что иет запрещающего потенциала на вторых входах этих элементов . Поэтому кода приоритетов узлов 1 проход т на выходы элементов И 4, а так как эти выходы соединены с выходами 2 по схеме монтажного ИЛИ, TCf код на выходах 2 равен диз юнкции кодов приоритетов узлов 1. Дл нашего примера этот код равен 111, Код дизъюнкции кодов всегда .больше кодов приоритетности отдель ных узлов или равен коду приоритет ности узла со старшим приоритетом. С выходЪв 2 код дизъюнкции подаётс на первые входы элементов И 8. На рые входы этой элементов И запа н код приоритетности узла 1, третьи. ВХОДЫ соединены с выходом предыдущего элемента И этого же узла I, кроме элемента II, первый вход которого соединен с ста шим адресным разр дом Л 2, Рассмотрим последовательно дл всех узлов 1 потенциалы, которые п вл ютс на выходах элементов И 8, ботающих,например,с уровн ми отрицательной логики (логическому О Ответствует высокий уровень,а логической 1 - низкий уровень/. Условимс элемент И из группы элементов И 8,третий вход которого соединен с самым старшим разр дом А 2, называть элементом И второго разр да. Соответственно два оставшиес элемента - элемантами И п вого и нулевого разр дов. Дл узла 1 с самым младшим кодом приоритетности 001 на выходе элемента И второго разр да по вл е низкий уровень, который пройдет по элементу 1Ш-1 5 на выход и витс запрещающим дл элементов И 4. Ана логичное происходит дл узлов с ко дом, приоритетности 010 и 011. Дл узла с кодом приоритетности 100 по вл етс высокий уровень на выходе элемента И второго разр да, но так как теперь на выходах всех элементов И первого разр да - высо уровни, то на его выходе по вл етс низкий уровень, который также витс запрещающим дл элементов:. И 4 узла 1 с указанным кодом приоритетности 100. Аналогичное имеет место и дл узла с кодом приоритетности 101. 74 Дл узла с кодом приоритетности 110 высокие уровни будут на выходах злементов И второго и первого разр дов , а на выходе злемента И нулевого разр да также будет низкий уровень запрещающий дл элементов И 4 этого узла 1, На выходах всех трех элементов И А с самам старшим кодом приоритет„ости 111 будет высокий уровень.Поэтому все узлы 1, кроме узла с кодом приоритетности 111,начинают снимать свои коды с выходов 2,и только узел с кодом источника прерывани старшего приоритета 1П сохран ет свой код на этих выходах. По сигналу генератора 3 код может быть передач в приемник кода приоритетности и узел 1 после этого сни„дет сигнал с входа 10. До момента обслуживани этот код будет зафиксирован на выходах 2, так как по следующему такту генератора 3 низкий уровень с выхода триггера 6 перепишетс на триггер 7. Поэтому до момента обслуживани узла 1 с, кодом приоритетности 111 на выходах всех триггеров 7,кроме триггера узла 1 с кодом 111, будет НИЗКИЙ - запрещающий уровень. После того, как будет обслужен узел с кодом щ)иоритета 111,он снимает свой запрос прерывани и тем самым убираетс разрешающий потенциал с выхода триггера 7 в узле 1 . В дальнейшем работа схемы аналогична рассмотренному случаю с той |разницей,чтр после того,как снимут свои коды узлы 1 с кодами приоритетности 001 , 010,01 1 , 100 и 101, на входах 2 остаетс код 110,но и при этом коде в наз ваниых узлах с кодами приоритетности,меньшими, чем 110, сохран ютс запрещающие уровни. Применение предааагаемого изобретени позвол ет сократить объем оборудовани системь и повысить ее быстродействие.This invention relates to automation and computing technology and may. be used to encode a high priority interrupt request, our example in r-microprocessor systems. : A prioritized interrupt device is known that contains AND, OR, a counter, and a switch. A disadvantage of this device is the limited number of interrupt levels, due to the limited number of interrupt request lines associated with, for example, a limited number of GH box leads. The closest in technical essence to the invention is the coding system for interrogating the request of the highest priority, containing the request processing nodes, a group of information inputs and outputs of the system, an adder-b1 reader, a delay unit, a request input of the system, element 11Ш1, a trigger, a group of elements AND, group of code inputs of the system. Moreover, the group of code inputs of the device is connected to the first group of inputs of the adder and the first inputs of the W elements of the AND group, the second and third inputs of which are connected respectively to the trigger moves, the delay block and the device's request input. The single and zero inputs of the trigger are connected respectively to the output of the adder and the OR element, the inputs of which and the second group of inputs of the adder are connected to the system inputs of the 51C23. A disadvantage of the known devices is the low speed. The purpose of the invention is to reinforce the system temp. The goal is achieved by the fact that the coding system for interrogation of the highest priority request, which holds the first request processing nodes and, at each request processing node, the first trigger, the first group of elements AND whose outputs are the group of system outputs, the first BXOflfj elements AND the first group I are connected to corresponding to the group of code inputs of the system, the second inputs of the elements of the AND group are connected to the output of the first trigger, contains a clock generator, and a second trigger is entered into each request processing node, the second group | element and And an element of scientific research institutes, with 1 group of information outputs of the system connected to the first inputs of elements AND the second group of all request processing nodes, second inputs of elements AND of the second group of all request processing nodes connected to a group of code inputs of the system1 1, outputs of elements AND of the second group of each node processing the request is connected to the inputs of the IZH element of its request processing node; the output of the OR element of each processing node of the request is connected to the third inputs of the AND elements of the first group and to the installation inputs of the second trigger Its request processing node, the direct output of which is connected to the first installation No. 1M input of the first trigger of its request processing node, the clock inputs of the second trigger are connected to the first output of the clock generator; the second output of which is connected to clock inputs of the first trigger, the axle input of the systems is connected the second installation input of the first trigger, the output of each i-ro element And the second group of each request processing node is connected to the third input (i +) - ro element AND the second group of its request processing node (..., n). The drawing shows a structural one. scheme of the proposed system. The system contains the request processing nodes 1, a group of informational I / O systems 2, a clock generator 3, the first group of elements AND 4, the element SHSh 5, the first trigger 6 (the second trigger 7, the second group of elements AND 8, the codon 1x of the inputs 9 system, Requesting the 1st input of the system 10. The system works as follows: Let at some point in time all interrogations of the 10th system be interrupted. The generator 3 impulse signals appear at the direct outputs of the flip-flops 7, and thus at the third inputs of the AND 4 elements there is a resolving potential that opens these elements at each node 1, provided that the inhibitory potential is present at the second inputs of these elements. Therefore, the priority code of nodes 1 is passed to the outputs of the AND 4 elements, and since these outputs are connected to outputs 2 according to the wiring diagram, OR, TCf code at outputs 2 is equal to the design of priority codes of nodes 1. For our example, this code is 111 Disjunction code codes are always greater than the priority codes of individual nodes or equal to the priority code of the node with the highest priority. From the output 2, the disjunction code is applied to the first inputs of the And 8 elements. To the inputs of this element, And the priority code of the node 1 is stored, the third. INPUTS are connected to the output of the previous element And the same node I, except for element II, the first input of which is connected to the highest address bit of L 2. Consider successively for all nodes 1 the potentials that are at the outputs of the And 8 elements, for example , with the levels of negative logic (logical O corresponds to a high level, and logical 1 - a low level /. We condition the element AND of the group of elements AND 8, the third input of which is connected to the most senior bit of A2, to call the element AND of the second bit. Accordingly two remaining emails for element 1 with the lowest priority code 001 at the output of the element II for the second bit it appears to be a low level that passes through element 1Ш-1 5 at the output and prohibits for elements 4 Similar occurs for nodes with a code, priority 010 and 011. For a node with priority code 100, a high level appears at the output of the second-bit element, but since now the outputs of all of the first-bit elements are high, then a low level appears at its output, which also prohibiting for the elements :. And 4 nodes 1 with the specified priority code 100. A similar situation holds for the node with priority code 101. 74 For the node with priority code 110, high levels will be at the outputs of the second and first bits, and at the output of the zero and zero bits There will be a low prohibiting level for the AND 4 elements of this node 1. At the outputs of all three elements AND A with the highest code itself, priority 111 will be high. Therefore all nodes 1, except the node with priority code 111, begin to remove their codes from outputs 2 , and only the node with source code ika interrupt priority senior 1P retains its code at these outputs. By the signal of generator 3, the code can be transmitted to the receiver of the priority code and node 1 will then remove the signal from input 10. Until the moment of service, this code will be fixed at outputs 2, since the next generator clock 3 low level from the output of trigger 6 will overwrite on trigger 7. Therefore, until servicing the node 1 s, priority code 111 at the outputs of all triggers 7, except for the trigger of node 1 with code 111, will be LOW - the prohibitory level. After servicing the node with code n) and priority 111, he removes his interrupt request and thereby removes the resolving potential from the output of trigger 7 at node 1. Further, the operation of the circuit is similar to the case considered, with the difference that after node 1 with priority codes 001, 010.01 1, 100 and 101 are removed, code 110 remains at inputs 2, but even in this code vanishing nodes with priority codes smaller than 110 preserve inhibitory levels. The application of the proposed invention allows reducing the amount of equipment of the system and increasing its speed.