SU1075428A1 - Дифференциальный кодер модул тора - Google Patents

Abstract

-1.ДИФФЕРЕНЦИАЛЬНЫЙ КОДЕР МОДУЛЯТОРА, содержащий элемент пам ти и сумматор по модулю два, первый вход и выход которого соединены соответственно с выходом и входом элемента пам ти, отличающийс  тем, что, с целью расширени  функциональных возможностей путем увеличени  кратности манипул ции , введены Cn-l) элементов пам ти, (п-1) сумматоров, входной преобразователь кода Гре  в натуральный двоичный код и выходной преобразователь натурального двоичного кода, при этом первый вход и выход каждого из (n-l) сумматоров соединены соответственно с выходом и входом соответствующего элемента пам ти, выход переноса каждого 1C-го сумматора (где ,2,... П-1) соединен с входом переноса (k+1) сумматора, вторые входы сумматора по модулю два и (п-1) сумыаторов соединены с выходами соответствуюцих разр дов входного преобразовател  кода Гре  в натуральный двоичвнй, код, выходы Ц элем нTOJB пам ти соединены с входами соответствующих разр дов выходного преобразовател  натурального двоичного кода, причем выход переноса (h-1) сумматора подключен к дополнительному входу сушматора по модулю два, а тактовые входил П элементов пам ти объединены и  вл ютс  входом тактового сигнала. 2. Кодер модул тора по п.1, отличающийс   тем-, что, . i с целью обеспечени  дополнительного сдвига азы модулированнох э сигнала, СЛ введены дополнительные элемент пам ти и cyfXMatop, при этом первый вход q и выход дополнительного сумматора соединены соответственно с выходом и входом дополнительного элемента пам ти, выход которого подключен к входу дополнительнога разр да выходного преобразовател  натургшьного двоичного кода, выход переноса дополнительного сумматора соеМ динен с входс л переноса первого сумматора , второй вход дополнителы сд ного сумматора  вл етс  входом сиг4 tsD нгша I/ а тактовый вход дополнительного элемента пам ти объеди ,нен с соответствующим входом перво СХ го элемента пам ти.

Description

Изобретение относитс  к области св зи и может быть использовано дл  перехода от абсолютного кодировани  символов входной информации к оносительному в модул торах с п-кратной фазоразностной манипул цией.

Известны двукратный дифференциальный кодер модул тора, содержащий два элемента пам ти и два сумматора по модулю два, выходы которых соединены с входами соответствующих элементов пам ти,первые входы сумматоров ло модулю два соединены с информационными входами устройства через соответствующие элементы совпадени , выходы элементов совпадени  соединены с входами третьего сумматора по модулю два, выход которого соединен с входом делител  на два, выходы которого соединены с вторыми входами сумматора по модулю два Г .

Недостатком данного дифференциального кодера  вл етс  невозможность его использовани  при увеличении кратности манипул ции.

Наиболее близким техническим решением к изобретению  вл етс  дифференциальный кодер модул тора, содержащий элемент пам ти и сумматор по модулю два, первый вход и выход которого соединены соответственно с выходом и входом элемента пам ти, второй вход- сумматора по модулю два  вл етс  информационным входом, а выход элемента паМ ти выходом дифференциального кодера модул тора 2 .

Недостатком известного дифференциального кодера модул тора  вл етс  невомзожность его использовани  при увеличении кратности манипул ции , что сужает его функционгшьные возможности, а также невозможность обеспечени  дополнительного сдвига фазы модулированного сигнала при передаче длинных последовательностей нулей.

Цель изобретени  - расширение функциональных возможностей путем увеличени  кратности малипул ции и обеспечение дополнительного сдвига фазы модулированного сигнала.

С этой целью в дифференциальный кодер модул тора, содержащий элемент пам ти и сумматор по модулю два, первый вход и выход которого соединены соответственно с выходом и входом элемента-пам ти, введены (П-1) элементов пам ти, {«-)сумматоров , входной преобразователь код Гре  в натуральный двоичный код и выходной преобразователь натурального двоичного кода, при этом первый вход и выход каждого из ) сулдааторов соединены соответственно с выходом и входом соответствующего элемента пам ти, выход переноса каждого fe-го сумматора (где fcil,2,...п-1) соединен с входом переноса (к+1) сумматора, вторые входы сумматора по модулю два и (П-1) сумматоров соединены с выходами соответствующих разр дов входного преобразовател  кода Гре  в натуральный двоичный код, выходы П элементов пам ти соединены с входами соответствующих разр дов выходного преобразовател  натурального двоичного кода, причем выход переноса (п-1) сумматора подключен к дополнительному входу сумматора по 5 модулю два, а тактовые входы п элементов пам ти объединены и  вл ютс  входом тактового сигнала.

Кроме того, в кодер модул тора 0 введены дополнительные элемент пам ти и сумматор, при этом первый вход и выход дополнительного сумматора соединены соответственно с выходом и входом дополнительного 5 элемента пам ти, выход которого подключен к входу дополнительного разр да выходного преобразовател  натурального двоичного кода, выход переноса дополнительного суммаQ тора соединен с входом переноса первого сумматора, второй вход дополнительного сумматора  вл етс  входом сигнала 1 , а тактовы вход дополнительного элемента пам ти объединен с соответствующим входом первого элемента па м ти.

На чертеже представлена струк|Турна  электрическа .схема дифференциального кодера модул тора.

Дифференциальный кодер модул тора содержит и элементов 1 пам ти ( 1 ,1 ,.. .If)) , (n-l) сумматоров 2 (2,2,..i2ц), сумматор 3 по модулю два, входной преобразователь 4 кода Гре  в натуральный двоичный . код, выходной преобразователь 5 натурального двоичного кода, дополнительный элемент 6 пам ти и дополнительный сумматор 7.

Дифференциальный кодер модул тора работает следующим образом.

Совокупность состо ний h элементов 1 пам ти на текущей посылке

определ ет значение начальной фазы колебани  несущей частоты на текущей посылке, так как выходы дифференциального кодера  вл ютс  управл ющими входами манипул тора

фаз несущего колебани . Элементы 1 пам ти хран т информацию о начальйой фазе (/( несущего колебани  текущей посылки в натуральном двоичном коде Ац, Ац. ,...,A.j, А ЗСосто нию элементов 1 пам ти Все

нули (Е;«0) соответствует начальна  фаза несущего колебани 

)

Ч-оПгЪ- О,

а состо нию элементов пам ти Все единицы ( 6, « ) соответствуе т начальна  фаза несущего колебани 

Ч 2 N)

04

.где п - кратность манипул ции; 2 количество различных значений начальных фаз несущего колебани ; 2S/2 - минимальное значение разности начальных фаз, 6 0,1,2,..., () - номер начальной фазы - дес тичное представление двоичного числа АП, An-t ,..., Л.у, А 5, хран щегос  в элементах 1 пам ти, причем старшим разр дом  вл етс  элемент 1п пам ти, соединенный с сумматором 3 по модулю два.

Выходной преобразователь 5 осуществл ет преобразование кодовой комбинации (АГ,, А,. из натурального двоичного кода в код, требуемый дл  управлени  манипул тором , например в. код :Грв .

В течение длительности посылки элемента 1 пам ти состо ни  не мен ют. Моменты изменени  состо ни  элементов 1 пгш ти  вл ютс  границами посылок и задаютс  положительными (Ьронтами (тактовые входы элементов 1 пам ти - диНсшические) тактовых импульсов на входе.

. Моменты положительных фронтов тактовых импульсов на входе  вл ютс  также моментами изменени  символов входной информации, поступающей на входы входного преобразовател  4 п параллельными потоками .. Причем общеприн тым  вл етс 

задание соответстви  между значе;ни ми разнорти начгшьных фаз &.(f несущего колебани  соседних посылок и комбинаци ми {х|,, Хц. ,..., Х2, х символов входной ииформа ции кодом Гре 

Кодировка 1 азности фаз при однократной фазоразностной манипул ции представлена в.табл.1.

Таблица 1

10

15

1

Atf

20

О

В

Кодировка разности фаз при дву25 кратной фазоразностной манипул ции представленав табл.2.

Т а б л и ц а 2

30

35

10 11

01

00

BjB,

40

Кодировка разности фаз при трехкратной фазоразностной манипул ции представлена в табл.3.

Таблица 3

000

001

010

,

Така  кодировка обеспечивает минимум размножени  ошибок в демодул торе . Входной преобразователь 4 осуществл ет преобразование комбинаций входных информационных симво .лов из кода Гре  в натуральный

110

111

101

100

двоичиыЯ код В(,, Вп- ,..., Вг, В (нижн   строка табл.1-3).

Таким образом, на вторые входы сумматоров 2 и 3 с выходов входного преобразовател  4 поступает

значение разности фаз , представленное в натуральном двоичном коде 1 ИВлЧ В,, В,. На «ервью входы сумматоров 2 и с выходов элементов 1 пам ти посту пает значение начальной фазы Ч несущего колебани  текущей посылки , представленное в натуральном двоичном коде ГА, А„. ,...,А, , АД. Суьлваторы 2 и 3 осуществл ют слЬ жение значени  начальной фазы (fo несущего колебани  текущей посылки со значением разности фаз Л( . Суммирование фаз производитс  по модулю 211, а суммирование соответствуницих им кодовых .комбинаций - по модулю 2 . Результат суммировани  кодова  комбинаци  8«,8„.1,..., соответствующа  значению на чальной фазы lfo(ui) ,Чо1+ 4Ср несущего колебани  следующей посылки - образуетс  На выходах сумматоров 2 и и подаетс  на информационные входы элементов 1 пам ти. По окончании .текущей посылки очередной положительный фронт тактовых импульсов ос ществл ет эапись кодовой комбинации соответствующей значению начальной фазыц о.1) следующей посылки, в эл менты 1 пам ти. Олновременно с этим на входы .входного преобразовател  4 428« поступает нова  ксмибинаци  информационных символов, и суммато1ил 2 и 3 начинают формирование значени  следующей начальной фазы(д/.21 Вес дополнительного элемента 6 пам ти и дополнительного сумматора 7 равен 21Г/2Р . Поэтому наличие на втором входе дополнительного сумматора 7 сигнала логической единицы вызывает посто нное добавление значени  Ц-/2 к разности фаз, обусловленной комбинацией входных информационных символов. Предложенное построение дифференциального кодера имеет регул рную структуру, т.е. построение кодерА не мен етс  при изменении кратности манипул ции, измен етс  только количество разр дов преобразователей, сумматоров и элементов пам ти. Регул рность структуры предложенного крдера расшир ет функциональные возможности кодеров, предназначенных дл  Одной кратности, упрощает дифференциальные кодеры при кратности манипул ции б|Олее двух, обеспечивает введение в случае необходимости дополнительной разности Фаз путем добавлени  одного разр да без изменени  основной cxeN&i. .

Claims (2)

1.ДИФФЕРЕНЦИАЛЬНЫЙ КОДЕР •МОДУЛЯТОРА, содержащий элемент памяти и сумматор по модулю два, первый вход и выход которого соединены соответственно с выходом и входом элемента памяти, отличающийся тем, что, с целью расширения функциональных возможностей путем увеличения кратности манипуляции, введены (’η-l) элементов памяти, (η-l) сумматоров, входной преобразователь кода Грея в натуральный двоичный код и выходной преобразователь натурального двоичного кода, при этом первый вход и выход каждого из (η-1) сумматоров соединены соответственно с выходом и входом соответствующего элемента памяти, выход переноса каждого к-го сумматора (где к»1,2,... П-1) соединен с входом переноса (к+1) сумматора, вторые входы сум матора по модулю два и (п-1) сумматоров соединены с выходами соответствующих разрядов входного преобразователя кода Грея в натуральный двоичный, код, выходы И элементов памяти соединены с входами соответствующих разрядов выходного преобразователя натурального Двоичного кода, причем выход переноса (h-Ι) сумматора подключен к дополнительному входу сумматора по модулю два, а тактовые входа h элементов памяти объединены и являются входом тактового сигнала.

2. Кодер модулятора по п.1, отличающийс я тем-, что, . _с с целью обеспечения дополнительного 59 сдвига фазы модулированного сигнала, введены дополнительные элемент памяти и сумматор, при этом первый вход и выход дополнительного сумматора соединены соответственно с выходом и входом дополнительного элемента памяти, выход которого подключен к входу дополнительного разряда выходного преобразователя натурального двоичного кода, выход переноса дополнительного сумматора соединен с входе»* переноса первого сумматора, второй вход дополнительг ного сумматора является входом сигнала ''1·', а тактовый вход дополнительного элемента памяти объеди,нен с соответствующим входом первого элемента памяти.

Str,,,. 1075428 >