SU1075423A1 - Цифровой нелинейный корректор сигнала - Google Patents

Abstract

ЦИФРОВОЙ НЕЛИНЕЙНЫЙ КОРРЕКТОР СИГНАЛА, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным входом запоминаквдего блока двоичных слов данных, состо щего из 2N+1 последовательно соединенных элементов пам ти, считывающие входы которых за исключением (N+l)-ro элемента пам ти объединены и подключены к входу первого блока определени  знака, выход которого подключен к управл ющему входу первого управл емого инвертора и к входу блока автоматической настройки, выход которого соединен с входом запоминающего блока весов отводов, считываклдие выходы которых объединены и соединены с информационным входом первого управл емого инвертора, выход которого подключен к первому входу сумматоранакопител , к второму входу которого подключен считывающий выход (N-H)-ro элемента пам ти запоминакицего блока двоичных слов данных, причем выход cyммaтoiэa-нaкoпитeл  соединен с записывающим входом (N-fl)-ro элемента пам ти запоминающего блока двоичных слов данных и с входом решающего блока, отличающийс  тем, что, с целью повышени  точности коррекции при больших уровн х межсимвольной интерференции, в него введены второй и третий управл емые инверторы , второй блок определени  знака, вычитающий блок, блок определени  изменени  пол рности, сдвигающий регистр знака, сумматор, запоминающий блок сигналов достоверности, дополнительный элемент пам ти, цифровой пороговый блок, управл емый решающий блоки два элемента И, при этомвыход первого управл емого инвертора соединен с вторым блоком определени  знака, выход которого через сдвигающий регистр знака подкл1|чен к управл ющему входу второго управл емого инвертора,выход сумматора-накопител  соединен с первыми входами блока определени  изменени  пол рности и вычитающего блока, к (Л второму входу вычитающего блока подключен выход решающего блока, (вычитающего блока соединен с информационным входом второго управл емого инвертора, выход которого соеди нен с первым входом сумматора, считывающие выходы 2N+1 элементов пам ти , из которых состоит запоминаю ел щий блок сигналов достоверности, объединены и подключены к второму , входу сумматора, выход которого сое t динен с записывающими. входами 21Ч+1 элементов пам ти запоминающего блока ND сигналов достоверности, переписываюОО щий выход N-ro элемента пам ти которого соединен с входом (N+l)-ro элемента пам ти через третий управл емый инвертор, переписывающий выход ()-ro элемента пам ти, запоминающего блока сигналов достовер- . ности подключен к первому входу цифрового порогового блока, переписывающий выход

Description

вого блока, считывающий выход (N+1)го элемента пам ти запоминающего блока двоичных слов данных соединен с третьим входом вычитающего блока, первым входом первого элемента И и вторым входом блока определени  изменени  пол рности, выход которого соединен с управл ющим входом третьего управл емого инвертора и с вторым входом первого элемента И,

выход которого подключен к первому входу второго элемента И, к второму входу которого подключен второй выход блока автоматической настройки, выход второго элемента И соединен с первым входом сумматора, а выход цифрового порогового блока подключен к управл ющему входу управл емого решающего блока, где N - количество отсчетов входного сигнала.

Изобретение относитс  к электросв зи и может использоватьс  в устройствах преобразовани  сигналов (м демах) , обеспечивающих передачу цифровой информации. Известен адаптивный линейный гар монический корректор, содержащий аналого-цифровой преобразователь входного сигнала, выход которого со динен через запоминающий блок двоич ных слов данных с первым входом умн жител , при этом второй вход умножи тел  соединен с выходом запоминающе го блока весов отводов, выход умножител  подключен к входу накапливающего сумматора, выход которого соединен с входом решающего блока и с входом блока автоматической нас ройки, выход блока автоматической настройки подключен к входу запоминающего блока весов отводов tl Недостаток известного корректора невысока  точность коррекции, так как при передаче .--«данных по каналам с большими амплитудно-фазовыми искаж ни ми помехи от межсимвольной интерференции бывают настолько велики, что возникают значительные смещени  уровн  принимаемого сигнала, часто превосход щие выбранный порог разграничени  передаваемых сигналов, что в конечном итоге приводит к значитальным уровн м остаточных межсимвольных помех на выходе корректора. Наиболее близким по технической сущности к изобретению  вл етс  цифровой нелинейный корректор сигнала передачи данных, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным входом запоминающего блока двоичных слов данных, состо щего из 2N+1 последовательно соединенных элементо пам ти, считывающие выходы которых за исключением (N-fl)-ro элемента пам ти объединены и подключены к входу блока определени  знака, выход которого соединен с управл ющим вхо дом управл емого инвертора и с входом блока автоматической настройки, выход которого соединен с входом запоминающего блока весов отводов, считывающие выходы которого объединены и подключены к информационному, входу управл емого инвертора, выход которого подключен к первсэму, входу. сумматора-накопител , к второму входу которого подключен считывгиощий ; вход (N+l)-ro элемента пам ти запоминающего блока двоичных слов данных, причем выход сумматора-накопител  соединен с записывающим входом CN+1)го элемента пам ти запоминающего блока двоичных слов данных и с входог| решающего блока 2. Основной недостаток такого корректора заключаетс  в эффекте jiaaмножени  ошибок, т.е. если в результате действи  межсимвольной интерференции и аддитивного шума произош-; ло изменение пол рности символа, дан-i ных, .то этот символ, двига сь по запоминающему устройству двоичных слов данных, ухудшает откорректированный сигнал на каждом такте коррекции . Этот эффект приводит к недостаточной точности коррекции при больших уровн х межсимвольной интерференции . Цель изобретени  - повышение точности коррекции при больших уровн х межсимвольной интерференции. Цель достигаетс  тем, что в цифровой нелинейный корректор сигнала, содержащий входной аналого-цифровой преобразователь, выход котброго соединен с сигнальным входом запоминак цего блока двоичных слов данных, состо щего из 2N+1 последовательно . сфединенных элементов пам ти, считывающие выходы которых за исключением {N+l)-ro элемента пам ти объединены и подключены к входу первого блока определени  знака, выход которого пoдкJ ючeн к управл ющему входу первого управл емого инвертора и к входу блока автоматической настройки , выход которого соединен с входом запоминающего блока весов отводов , считывающие выходы которого объединены и соединены с информацион ным входом первого управл емого инвертора , выход которого подключен к первому входу сумматора-накопител , к второму входу которого подключен считывающий выход (N+l)-ro элемента пам ти запоминающего блока двоичных слов данных, причем выход сумматоранакопител  соединен с записывающим входом (N+1)-го элемента пам ти запоминающего блока двоичных слов данных и с входом решающего блока, вне дены второй и третий управл емые инверторы , второй блок определени  знака, вычитающий блок, блок определени  изменени  пол рности, сдвигающий регистр знака, сумматор, запоминающий блок сигналов достоверности дополнительный элемент пам ти, цифровой пороговый блок, управл емый решающий блок и два элемента И, при этом выход первого управл емого инвертора соединен с вторым блоком определени  знака, выход которого через сдвигающий регистр знака подключен к управл ющему входу второго управл емого инвертора, выход -сумматора-накопител  соединен с первыми входами блока определени  изменени  пол рности и вычитающего блока, к второму входу вычитающего блока подключен выход решающего блока, выход вычитающего блока соединен с информационным входом второго управл емого инвертора, выход которого соединен с первым входом сумматора, считывающие выходы 2N+1 элементов пам ти , из которых состоит запоминающий блок сигналов достоверности, объединены и подключены к второму входу сумматора, выход которого соединен с записывающими входами 2N+1 элементов пам ти запоминающего блока сигналов достоверности, переписывающий выход N-ro элемента пам ти которого соединен с входом (N+l)-ro элемента пам ти через третий управл емый инвертор , переписывающий выход (2N+1)го элемента пам ти запоминающего бло ка сигналов досто5верности подключен к первому входу цифрового порогового блока, переписывающий выход {2N+1)го элемента пам ти запоминающего блока двоичных слов данных через дополнительный элемент пам ти соединен с сигнальным входом управл емого ретающего блока и с вторым входом цифрового порогового блока, считываю-;щий выход (N+l)-ro элемента пам ти эстоминающего блока двоичных слов данных соединен с третьим входом вычитающего блока, с первым входом пер вого эло «ента И вторым входом блока определени  изменени  пол рности, выход которого соединен с управл ющим входом третьего управл емого инвертора и с вторым входом первого элемента И, выход которого подключен к первому входу второго элемента И, к второму входу которого подключен второй выход блока автоматической настройки, выход второго элемента И соединен с первым входом сумматора , а выход цифрового порогового блока подключен к управл ющему входу управл емого решающего блока, где N - количество отсчетов входного сигнала. На чертеже представлена структурна  электрическа  схема цифрового нелинейного корректора сигнала. Цифровой нелинейный корректор сигнала содержит входАой аналогоцифровой преобразователь (АЦП) 1, запоминающий блок (ЗБ) 2 двоичных слов данных, состо щий из последовательно соединенных элементов 3 пам ти , первый блок 4 определени  знака, первый управл емый инвертор 5, блок 6 автоматической настройки, ЗБ 7 весов отводов, второй блок 8 определени  знака, сумматор-накопитель 9, блок 10 определени  изменени  пол рности , вычитающий блок 11, первый элемент И 12, решающий блок 13, второй управл емый инвертор 14, сдвигающий регистр 15 знака, сумматор 16, элементы 17 пам ти, вход щие в состав ЗБ 18 сигналов достоверности, третий управл емый инвертор 19, дополнительный элемент 20 пам ти, цифровой пороговый блок 21, управл емый решающий блок 22 и второй элемент И 23. Предложенный цифровой нелинейный корректор сигнала работает следующим образом. С выхода АЦП 1 поступают отсчеты входного сигнала,  вл ющегос  суперпозицией полезного сигнала, суммы интерференционных помех и аддитивного , шума N . де С к последовательность сигналов данных, прин тых из канала св зи; N1 последовательность символов , выработанных источником информации; отсчеты реакции на единичный элемент, и записываютс  в ЗБ 2 двоичных слов данных. Блок б автоматической настройки определ ет отсчеты Ь , Ь.,... ...).,Ц,...) гребенчатой реакции на единичный элемент и записывает их В ЗБ 7 весов отводов. Работу предложенного корректора удобно разделить на две части. Процесс первоначальной коррекции заключаетс  в нелинейной компенсации интерференционных помех. Рассмотрим е на примере одного символа, В резуль тате межсимвольной интерференции в канале св зи, отстающий на К тактоь символ А измен ет слмволу Ад на ве личину + . Знак изменени  определ етс  знаком А символа (если S(v.n А -1, то -Вц, если Ац 1, то +В) , т.е. + А -Ъ,. , поI скольку аддитивный шум - случайна  величина с математическим ожиданием равным нулю, и корректор не измен е его вли ние на достоверность прин  тых отсчетов, В дальнейшем будем считать, что шум в канале отсутствует , В корректоре происходит следующе определ етс  знак отсчёта а,, котор соответствует символу А|, Предполага , что в канале св зи не произошла ошибка ( а | соответствует А) в корректоре на основании знака отсчета происходит операци , обратна  той, котора  имела место в канале св зи, т,е, происходит изменение корректируемого отсчета на величину + Ъ). Знак изменени  определ етс  знаком отсчета а i (если , то -В, если , то ) , Та ким образом, если А | совпадает с к г происходит полна  компенсаци  интерференционной помехи от дан ного символа .(М„ , где а откорректированный отсчет Процесс первоначальной коррекции выполн ет часть схемы, в которую вход т; ЗБ 2 двоичных слов данных, ЗБ 7 весов отводов, первый блок 4 определени  знака, первый управл емый инвертор 5, сумматор-накопитель 9, решающий блок 13, С импульсом тактовой частоты f происходит сдвиг информационной последовательности в ЗБ 2, а также запись очередного отсчета из АЦП 1. Последовательна  обработка ведетс  с частотой (2N +2)f. С каждым импульсом частоты отсчеты, хран щиес  в ЗБ 2 двоичных слов данных, последовательно подаютс  на блок 4 определени  знака. Аналогично, реса отводов из ЗБ 7 весов отводов поступают на информационный вход управл емого инвертора 5 Управл емый инвертор 5 измен ет знак веса отвода, если отсчет, поступающий в блок 4 определени  знака , больше нул , и не измен ет знак веса отвода, если этот отсчет меньше нул . Таким образом, с выхода:управл емого инвертора 5 на сумматор-накопитель 9 поступают ко | пенсирующие составл ющие -Ь S п o( к|р . На (N+1)-M такте частоты корректируемый отсчет с элементл пам ти 3 . непосредственно подаетс  на сумматор-накопитель 9. В конце тактового цикла в сумматоре-накопителе накапливаетс  величина К ок-о 177-. fe-icS2: «, --l , В случае, если последовательность знаков прин тых отсчетов совпадает с последовательностью переданных сим-, волов, происходит полна  компенсаци  межсимвольной интерференции. Действительно; N . t.no, V-K K--H . N Ь. В конце такта последним импульсом частоты f см откорректированный сигнал а переписываетс  в элемент 3| пам ти ЗБ 2, Этим обеспечиваетс  то, что в процессе коррекции участвуют N опережающих откорректирЪванных , т,е. боЛее достоверных отсчетов . При значительных искажени х,обуславливаемых характеристиками канала св зи, возрастает веро тность ошибки . Поэтому нарушаетс  соответствие между последовательност ми {stj-n а и {А, j и первоначальный этап корреуции не обеспечивает требуемой достоверности. Дл  повышени  помехоустойчийости при больших искажени х вводитс  второй этап коррекции. Рассмотрим его . на примере одного отсчета. Допустим, из канала св зи принимаетс  искажеиный отсчет, т.е. , и первый этап коррекции не вы вл ет его ошибочность ( а ,,с-) г поэтому искаженньгй отсчет, участву  на каждом такте частоты f в первом этапе коррекции, не приводит к нулю интерференционную помеху от символа, на месте которого он на данном такте находитс , а увеличивает ее вдвое. Действительно, если , то о -Ь-к- -к s Величина помехи откорректированного сигнала равна 0 ОГ 0 2 , где ер - помеха откорректированного сигнала. . Это значит, что помеха откорректированного отсчета на каждом такте совпадает по знаку с кслшенсирующеЯ ооставл к цей от искаженного отсчета, eo (.K)sg-n(). Это Обсто тельство используетс  дл  повышени  достоверности прин того сигнала; Дл  каждого отсчета по мере прохождени  его по ЗБ 2 двоичных слов данных накапливают по меху следующим образом: если его ксмпенсирукша  составл юща  положительна - складывают помеху если отрицательна - вычитают. В этом слу чае при условии, что отсчет искажен накапливаетс  величина, равна  |i 2.}Ъц|, так как компенсирующа  сскГтавл кица  совпадает по знару с помехой. В случае неискаженного отсчета процесс первоначальной коррек ции полностью снимает интерференцию от данного отсчета. Следовательно, не существует св зи между компенсирукздей составл ющей и помехой, а накопленна  помеха - случайна  величина с математическим ожиданием, равным нул1а.Накопленное значение помехи в метлент выхода отсчета из ЭБ 2 двоич ных слов данных  вл етс  дополнительным признаком его достоверности Если по откорректированному значению а, нельз  сделать решение о пол рности отсчета (.врц) меньше определенного порога С), то решение принимаетс  по накопленной помехе: если накопленна  помеха больше поро га Д, то ар, где - р шение по откорректированному отсчету , если нако12ленна  помеха меньше порога Д, то Пороговые величины С и Д определ ютс  цсходнымн фазо-частотньвии и амплитудночастотными искажени ми, а также уро нем шума в канале. Порогова  величи на С, определ юща  область сигнала/ в которой решение о знаке посз:шки нельз  прин ть по знаку отсчета и оно принимаетс  по величине накопленной помехи, выбираетс  анализатором качества канала или предварительным фазовым корректором. Уровен порога Д определ етс  блоком 6 автЬ матической нас.тройки и должен быть N меньше,, чем --i Jg (. К-N Если в процессе первого этапа коррекции откорректированный отсчет измен ет пол рность , то накопленную к этому моменту нрмй ху необхсдцимо инвертировать и увели чить на величину 2 /Vl. . действи K.--f тельно, если первый этап коррекции исправил ошибку, то накопленна  к моменту помеха с математическ ожидай нем (f tпреобразуетс  в KS-N случайную ведТичину с математическим ожиданием, равным нулю, что соответствует неискаженному отсчету, а если первый этап коррекции исказил пол рность отсчета, то накопленна  помеха с математическим ожиданием, равным нулю, преобразуетс  в случайную величину с математическим ожида1 -1 Нием (к) соответствует искаженному отсчету. По описанномх алгоритму работает часть схемы, включающа : дополнительный элемент 20 пам ти, вычитающий .блок 11, второй блок 8 определени -, знака, сдвигающий регистр 15 знака,второй и третий управл емые инверторы 14 и 19, сумматор 16, ЗБ 18 сигналов достоверности, цифровой пороговый блок 21, управл емый решающий блок 22, блок 10 определени  изменени  пол рности, первый и второй элементы И 12 и 23. С последним импульсом частоты в конце каждого такта сигнал с выхода сумматора- накопител  9 подаетс  на .-блок 10 определени  изменени  пол рности и на вычитающий блок 11. В случае, если имелось изменение пол рности ( а о ) , то на выходе блока 10 по вл етс  высокий уровень, который действует в течение всего последующего такта, также как и двоичное число, соответствующее сигналу ошибки е„ на выходе вычитающего блока 11. КЬмпенсирующие составл ющие с управл емого инвертора 5 подаютс  на блок 8 определени  знака, с выхода которого с частотой f знаки компенсирующих составл ющих записываютс  в сдвигающий регистр 15 знака. Таким образом, в конце каждого такта в сдвигающем регистре 15 знака последовательно записаны знаки компенсирующих составл ющих, участвовавших в процессе коррекции на предыдущем такте. Управл емый инвертор 14 измен ет знак помехи е, если на его управл ющий вход подаетс  сигнал, соответствуквдий отрицательному знаку компенсирующей составл ющей , .транслирует помеху BQ, если на его управл ющий вход подаетс  сигнал , соответствующий положительному знаку компенсирующей составл ющей, т.е. осуществл ет умножение помехи ер на знак компенсирующей составл ющей . Кроме помехи, умноженной на знак компенсирующей составл ющей, на сумматор 16 с каждым импульсом частоты подаетс  помеха, накопленна  на предыдущих тактах и хран ща с  в ЗБ 18 сигналов достоверности, свидетельствующа  о достоверности именно того отсчета, знак компенсирующей составл ющей которого подаетс  с этим импульсом на управл емгзтй инвертОр 14. Результат суммировани  записываетс  по этому же адресу в БЗ 18 сигналов достоверности, С импульсом тактовой частоты f на цифровой пороговый блок 21 подаетс  число из последнего элемента пам ти ЗБ 18 сигналов достоверности посредством сдвига всего его содержимого, а также соответствующий ему отсчет из элемента 20 пам ти. В этот же момент времени сдвигаетс  содержимое ЗБ 2 двоичных слов данных и содержимое его последнего элемента 32N-f-i пам ти записываетс  в элемент 20 пам ти . С выхода цифрового порогового блока 21 снимаетс  сигнал недостоверности знака отсчета в случае совпадени  двук условий: отсч.ет, хранившийс  в элементе 20 пам ти, по абсолютной величине меньше порога С, помеха, накопленна  в последнем элементе пам ти ЗБ 18 сигналов достоверности больше порога Д. Управл емый решающий блок 22 работает аналогично решающему блоку 13, но при по влении сигнала недостоверноети на управл ющем входе измен ет пол рность решени .

Если после первого этапа коррекции знак откорректированного отсчета изменилс  ( , то в процессе сдвига содержимого ЗБ 18 сигналов достоверности число, хранившеес  в элементе 17., пам ти и соответствукщее отсчету , проход  через управл емый инвертор 19, измен ет свою пол рность за счет управл ющего сигнала, выработанного блоком 10 определени  изменени  пол рности . С {N+1)-M импульсом частоты f(,ij следую-дего такта сигнал с выхода элемента ЗfJ. пам ти ЗБ 2 заблокирует передачу помехи на вход сумматора 16 и в то же врем  через открытый первы элемент И 12 поступит на первый вход второго элемента И 23. Этот сигнал

разрешает подачу на сумматор 16 чис

ла, равного у /Ъ ( блока 6

M-N . автоматической настройки. Таким образом , к проинвертиро.ванному ранее

-1

числу прибавл етс  |Ь :, что -.

соответствует описанному ранее алгоритму работы.

Поскольку в указанном корректоре информаци  о знаке прин того символа извлекаетс  не только из знака откорректированного отсчета, но также и из хвостов реакции на единичный элемент, то достоверность прин ти  решени  повышаетс , что подтверждаетс  результатами моделировани  ,на ЭВМ.

По сравнению с базовым объектом предлагаемое устройство способно обеспечить в 2 - 10 раз меньшую веро тность ошибки восстановленного сигнала при больших уровн х,межсимвольной интерференции (Е критерий Об). Различи  в количественном выигрыше по веро тности ошибки определ ютс  видом реакции на единичный элемент и уровнем шума. Функциональна  зависимость, св зывающа  эти параметры , пока не установлена. Кроме того, в св зи с тем, что в алгоритм работы базового объекта входит операци  умножени , требующа  больших аппаратурных затрат и  вл юща с  наиболее длительной при программной реализации, перевод линейного корректора видеосигнала на универсальные микропроцессоры и микроЭВМ  вл етс  сложной технической задачей. Подобный недостаток отсутствует у предлагаемого устройства.

Таким образом, предлагаемое устройство обеспечивает более высокую точность коррекции/ что позвол ет использовать устройство преобразовани  сигналов на каналах св зи с худшими частотными характеристиками и большим числом переприемных участков . Кроме того, реализаци  предлагаемого устройства на микроэвм и микропроцессорах значительно проще, что приводит к увеличению надежности функционировани .

Claims (1)

1. ЦИФРОВОЙ НЕЛИНЕЙНЫЙ КОРРЕКТОР СИГНАЛА, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным входом запоминающего блока двоичных слов данных, состоящего из 2N+1 последовательно соединенных элементов памяти, считывающие входы которых за исключением (Ц+1)-го элемента памяти объединены и подключены к входу первого блока определения знака, выход которого подключен к управляющему входу первого управляемого инвертора и к входу блока автоматической настройки, выход которого соединен с входом запоминающего блока весов отводов, считывающие выходы которых объединены и соединены с информационным входом первого управляемого инвертора, выход которого подключен к первому входу сумматоранакопителя, к второму входу которого подключен считывающий выход (N + l)-ro элемента^ памяти запоминающего блока двоичных слов данных, причем выход сумматора-накопителя соединен с записывающим входом (N+l)-ro элемента памяти запоминающего блока двоичных слов данных и с входом решающего блока, отличающийс я тем, что, с целью повышения точности коррекции при больших уровнях межсимвольной интерференции, в него введены второй и третий управляемые инверторы, второй блок определения знака, вычитающий блок, блок определения изменения полярности, сдвигающий регистр знака, сумматор, запоминающий блок сигналов достоверности, дополнительный элемент памяти,·цифровой пороговый блок, управляемый решающий блок и два элемента И, при этом выход первого управляемого инвертора соединен с вторым блоком определения знака, выход которого через сдвигающий регистр знака подключен к управляющему входу второго управляемого инвертора,выход сумматора-накопителя соединен с первыми входами блока определения изменения <д полярности и вычитающего блока, к второму входу вычитающего блока подключен выход решающего блока, выход (вычитающего блока соединен с информационным входом второго управляемого инвертора, выход которого соеди нен с первым входом сумматора, считывающие выходы 2N+1 элементов памяти, из которых состоит запоминающий блок сигналов достоверности, объединены и подключены к второму . входу сумматора, выход которого соединен с записывающими.входами 2N+1 элементов памяти запоминающего блока сигналов достоверности, переписывающий выход N-го элемента памяти которого соединен с входом (N+l)-ro элемента памяти через третий управляемый инвертор, переписывающий выход (2N+l)-ro элемента памяти запоминающего блока сигналов достовер- . ности подключен к первому входу цифрового порогового блока, переписывающий выход (2N+l)-ro элемента памяти запоминающего блока двоичных слов данных через дополнительный элемент памяти соединен с сигнальным входом управляемого решающего блока и с вторым входом цифрового порого

   SU ,,„1075423 вого блока, считывающий выход (N + 1)го элемента памяти запоминающего блока двоичных слов данных соединен с третьим входом вычитающего блока, первым входом первого элемента И и вторым входом блока определения изменения полярности, выход которого соединен с управляющим входом третьего управляемого инвертора и с вторым входом первого элемента И, выход которого подключен к первому входу второго элемента И, к второму входу которого подключен второй выход блока автоматической настройки, выход второго элемента И соединен с первым входом сумматора, а выход цифрового порогового блока подключен к управляющему входу управляемого решающего блока, где Н - количество' отсчетов входного сигнала.