SU1069139A1 - Pseudo-random pulse sequence generator - Google Patents

Pseudo-random pulse sequence generator Download PDF

Info

Publication number
SU1069139A1
SU1069139A1 SU823467535A SU3467535A SU1069139A1 SU 1069139 A1 SU1069139 A1 SU 1069139A1 SU 823467535 A SU823467535 A SU 823467535A SU 3467535 A SU3467535 A SU 3467535A SU 1069139 A1 SU1069139 A1 SU 1069139A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
modulo
shift register
input
adder
Prior art date
Application number
SU823467535A
Other languages
Russian (ru)
Inventor
Анатолий Михайлович Воронкин
Виктор Андреевич Кирвас
Борис Демьянович Дерипалов
Original Assignee
Харьковское Высшее Военное Командно-Инженерное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командно-Инженерное Училище Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командно-Инженерное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority to SU823467535A priority Critical patent/SU1069139A1/en
Application granted granted Critical
Publication of SU1069139A1 publication Critical patent/SU1069139A1/en

Links

Abstract

ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащий генератор тактовых импульсов. выход которого соединен с тактовым входом регистра сдвига, первый и второй сумматоры по модулю два, о тличающийс  тем, что, с целью повышени  надежности генератора в работе, в него введены эдемент НЕ и дешифратор, входы которого соединены с выходами регистра сдвига , а выход дешифратора соединен с первым входом первого сумматора по модулю два, выход которого соединен через элемент НЕ с входом регистра сдвига, второй вход первого сумматора по модулю два соединен с выходом второго сумматора по модулю два, входы которого соединены с выходами регистра сдвигасig к к 3 :о «ЕОА THE GENERATOR OF THE PEDIATRICULAR SEQUENCE OF PULSES, containing a generator of clock pulses. the output of which is connected to the clock input of the shift register, the first and second modulo-two adders, distinguished by the fact that, in order to increase the reliability of the generator in operation, a NOT and a decoder are entered into it, the inputs of which are connected to the outputs of the shift register, and the decoder output connected to the first input of the first modulo two adder, the output of which is connected through the element NOT to the input of the shift register; the second input of the first modulo-two adder is connected to the output of the second modulo-two adder, whose inputs are connected to the output sdvigasig to register rows to 3: about "EGA

Description

Изобретение относитс  к импульсной технике и может быть использовано в системах св зи автоматического регулировани ,- телевидени , из мерени  параметров движени  и други системах. Известен генератор псевдослучайной последовательности импульсов, содержащий ре гистр сдвига с сумматором по модулю два в цепи обратной св зи I1J, Наиболее близким к изобретению  вл етс  генератор псевдослучайной М-последовательностиf содержащий генератор тактовык импульсов, выход . которого соединен с тактовым входом регистра сдвига, блок сумматоров по модулю два и коммутатор, выполненный на переключател х 2J. Недобтатком известных генераторов  вл етс  низка  надежность рабо ты из-за срыва колебаний или невозможности их возникновени  при установлении регистра сдвига в запрещен ное состо ние. Целью изобретени   вл етс  повышение Надежности работы генератора псевдослучайной последовательности импуль сов. Поставленна  цель достигаетс  тем, что в генератор псевдослучайной последовательности импульсов содержащий генератор тактовых им ,пульсов, выход которого соединен с тактовы14 входом регистра сдвига, пер вый и второй .торы по модулю два введены элемент .НЕ и дешифратор, вхо ды которого соединены -с выходами регистра сдвига, а выход дешифратора соединен с первым входом первого сумматора по модулю два., выход которого со.единен через элемент НЕ с входом регистра сдвига, второй вход первого сумматора по модулю два соединен с выходом второго cyivttviaTopa по модулю два, входы которого сое;динены с выходами регистра сдвига,, На чертеже пре.цста1злена функциональна  схема генератора псевдослучайной последовательности импульсов Генератор псевдослучайной последо вательности импульсов содержит (фиг. 1) генератор 1 тактовых ш.туль сов, выход которого соединен с тактовым входом регистра 2 сдвига;, первый 3 и второй 4 су№латоры по модулю два, элемент НЕ 5 и дешифратор 6., входы которого соединены с выходами регистра 2 сдвига выход которого соединен с первым входом первого 3 сумматора по модулю два, выход кото роге соединен через элемент НЕ 5 с входом регистра 2 сдвига, второй вход первого 3 ,сумматора по модулю два соединен с выходом второго 4 сумматора по модулю два, входы которого соеддинены с выходами регистра 2 сдвига. В таблице показано состо ние блоков предлагаемого устройства. Устройство работает следующим образом . Предположим, что все триггеры регистра 2 сдвига наход тс  в нулевом состо нии. Тогда на выходе сумматора 4 по модулю два будет уровень логического нул , на выходе дешифратора б и . соответственно на выходе сумматора 3 по модулю два будет уровень логического нул , что обеспечит наличие на выходе элемента НЕ 5, а следовательно, и на входе регистра 2 сдвига уровн  логической единицы (строка 5 таблицы) который следующим тактовым импульсом будет занесен в первый разр д регистра 2 сдвига (строка б таблицы)„ Далее формирование псевдослучайной последовательности будет происходить в соответствии с правилами формирова- ни  М-последовательности и обратныГ4И св з ми регистра 2 сдай га о Так как дешифратор б расшифровывает состо ние и все единицы регистра 2 сдвига, то он при нормальной работе устройства имеет на выходе уровень логического нул  и не измен ет вида формируемой последовательности и пор дка ее формировани .Если все триггеры регистра 2 сдвига установ тс  по каким-либо причинам в единичное состо ние (строка О таблицы), то на- выходе дешифратора 6 будет уровень логической единицы, на выходе сумматора 4 по модулю дв.а - уровень логического нул ,, а следовательно , на выходе сумматора 3 по модулю два - уровень логической единицы, на выходе элемента- НЕ 5, т.е. на входе регистра 2 сдвига - уровень логического нул , который след /ющим тактовым импульсом будет занесен в первый разр д регистра сдвига и формирование псевдослучайной последовательности будет продолжено в соответствии со строками 2, 3f 4, ... таблицы „,гнойна последоватепьнос ти при этом равна , Таким образом, в предлах аемом устройстве за счет введени  дешифратора и.элемента НЕ достигаетс  вывод регистра сдвига из запрещенного состо ни , что позвол ет повысить Надежность работы генератора .псевдослучайной последовательности импульсов по сравнению с известный.The invention relates to a pulse technique and can be used in communication systems of automatic control, television, measurement of motion parameters and other systems. A pseudo-random pulse sequence generator is known that contains a shift register with a modulo-two adder in the I1J feedback circuit. The closest to the invention is a pseudo-random M-sequence generator containing a pulse clock generator, an output. which is connected to the clock input of the shift register, a unit of modulo-two adders and a switch made on the switches 2J. The disadvantage of known generators is the low reliability of operation due to the breakdown of oscillations or the impossibility of their occurrence when the shift register is set to a forbidden state. The aim of the invention is to increase the reliability of the pseudo-random sequence of pulses. The goal is achieved in that a pseudo-random pulse train containing a clock pulse generator, the output of which is connected to the clock 14 input of the shift register, the first and second modulo two, is entered. NOT and the decoder whose inputs are connected to the outputs shift register, and the output of the decoder is connected to the first input of the first modulo two adder., the output of which is connected through the element NOT to the input of the shift register, the second input of the first modulo two adder is connected to the output of the second cy ivttviaTopa modulo two, whose inputs are soy; dinene with the shift register outputs ,, The functional diagram of the pseudo-random sequence of pulses is shown in the drawing. The pseudo-random sequence of pulses has (Fig. 1) a clock pulse generator 1, the output of which is connected to the clock input of the shift register 2 ;, the first 3 and the second 4 modules modulo two, element 5 and the decoder 6. whose inputs are connected to the outputs of the shift register 2 whose output is connected to the first input of the first 3 modulo two, the output of which is connected through the element NOT 5 to the input of the shift register 2, the second input of the first 3, modulo two adder is connected to the output of the second 4 modulo adder two, whose inputs are connected to the outputs of the shift register 2. The table shows the state of the blocks of the proposed device. The device works as follows. Suppose that all the triggers of the shift register 2 are in the zero state. Then the output of the adder 4 modulo two will be the level of logical zero, the output of the decoder b and. respectively, at the output of the adder 3 modulo two there will be a logic zero level, which will ensure the presence of an NOT 5 element at the output and, therefore, the logical unit level shift (row 5 of the table) at the input of the register 2 which will be entered in the first register bit by the next clock pulse 2 shifts (row b of the table) “Next, the formation of a pseudo-random sequence will occur in accordance with the rules of the formation of the M-sequence and the feedback from the register 2 registers on the So far as the decoder b decrypts the After the normal operation of the device, the output has a logical zero level and does not change the type of the generated sequence and the order of its formation. If all triggers of the shift register 2 are set to one unit for some reason at the output of the decoder 6 will be the level of the logical unit, the output of the adder 4 modulo two is the level of the logical zero, and therefore, the output of the adder 3 modulo two is the level of the logical unit, the output element is NOT 5, i.e. at the input of the shift register 2 - the logical zero level, which, following the clock pulse, will be entered into the first bit of the shift register and the formation of a pseudo-random sequence will be continued in accordance with rows 2, 3f 4, ... of the table ", purulent sequence thus, in the preconditions of the aemi device, by introducing the decoder and the element, the shift register register is not reached from the forbidden state, which makes it possible to increase the reliability of operation of the generator. sov compared to the known.

Claims (1)

ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащий генератор тактовых импульсов, выход которого соединен с тактовым входом регистра сдвига, первый и второй сумматоры по модулю два, о тличающийся тем, что, с целью повышения надежности генератора в работе, в него введены элемент НЕ и дешифратор, входы которого соединены с выходами регистра сдвига, а выход дешифратора соединен с первым входом первого сумматора по модулю два, выход которого соединен через элемент НЕ с входом регистра сдвига, второй вход первого сумматора по модулю два соединен с выходом второго сумматора по модулю два, входы которого соединены с выходами регистра сдвигас § ώ czPseudorandom sequence of pulses, containing a clock generator, the output of which is connected to the clock input of the shift register, the first and second adders are modulo two, characterized in that, in order to increase the reliability of the generator in operation, a HE element and a decoder are introduced into it, inputs which is connected to the outputs of the shift register, and the decoder output is connected to the first input of the first adder modulo two, the output of which is connected through the element NOT to the input of the shift register, the second input of the first adder m module two is connected to the output of the second adder modulo two, whose inputs are connected to the outputs of the shift register § ώ cz
SU823467535A 1982-07-08 1982-07-08 Pseudo-random pulse sequence generator SU1069139A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823467535A SU1069139A1 (en) 1982-07-08 1982-07-08 Pseudo-random pulse sequence generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823467535A SU1069139A1 (en) 1982-07-08 1982-07-08 Pseudo-random pulse sequence generator

Publications (1)

Publication Number Publication Date
SU1069139A1 true SU1069139A1 (en) 1984-01-23

Family

ID=21021452

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823467535A SU1069139A1 (en) 1982-07-08 1982-07-08 Pseudo-random pulse sequence generator

Country Status (1)

Country Link
SU (1) SU1069139A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Варакин Л.Е. Теори сложных сигналов. М., Советское радио, 1970, с. 203-246, рис. 4.9. 2. Авторское свидетельствоСССР 375769, кл. Н 03 К 3/84, 19.04.71. *

Similar Documents

Publication Publication Date Title
US6417704B1 (en) Power-on circuit and resetting method
SU1069139A1 (en) Pseudo-random pulse sequence generator
US20020075042A1 (en) Clock switchover circuit
KR100241352B1 (en) PN Code Generator
JP3568551B2 (en) Pseudo random signal generator
SU1283774A2 (en) Device for checking logic units
SU788360A1 (en) Pulse shaper
SU1103375A1 (en) Redundancy pulse generator
SU813433A1 (en) Redundancy clock pulse generator
SU1601774A1 (en) Device for monitoring pseudorandom sequence of binary signals
SU1067612A2 (en) Device for forming start-stop code combinations
SU1439599A1 (en) Device for monitoring pulse distributor
SU1429330A1 (en) Device for extracting phase triggering signal
SU1012253A1 (en) Pseudo-random sequence generator
JPH0495426A (en) Crc error check circuit
SU1367015A1 (en) Device for checking logic units
SU527689A1 (en) Radio-clocks
SU1265994A1 (en) Device for checking
SU884094A1 (en) Pulse train generator
SU1131032A1 (en) Selector of given code combination of pulses
SU1280618A1 (en) Random number generator
GB2243747A (en) Digital signal error detecting arrangements
SU1660231A1 (en) System with redundancy and delay
SU1554117A1 (en) Pseudorandom pulse sequence generator
KR920008247Y1 (en) Circuit for obtaining security in wireless telephone system