SU1062692A1 - Устройство дл извлечени квадратного корн - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее регистр , первый сумматор, первый блок делени , первый блок умножени  и блок пам ти, выход которого соединен с первым информационным входом первого блока умножени , выход которого соединен с выходом устройства, информационный вход и выход регистра соединены соответственна с входом первого аргумента устройства и первым информационным входом первого блока делени , отличающеес  тем, что, с целью растирени  класса решаемых задач путем дополнительной возможности вычислени  корн  квадратного из суммы квадратов двух аргументов, в него введены блок возведени  в квадрат, второй сумматор, второй блок делени , второй блок умножени  и блок синхронизации , выходы с первого по п тый .которого соединены соответственно с управл ющими входами регистра, первого блока делени , второго блока умножени , блока пам ти-и первого блока умножени , вход второго аргумента устройства соединен с вторым информационным входом первого блока делени , выход которого через блок ® возведени  в квадрат соединен с входами первого сумматора и второго блока делени , выходы которых соединены соответственно с информационным входом блока пам ти и входом -второго сумматора, выход которого соединен с первым информационным входом второго блока умножени , второй информационный вход и выход которого 1 соединены соответственно с выходом регистра и вторым входом первого блока умножени .

Description

Изобретение относитс  к вычислйтельной технике. Известно yctpoflcTBo дл  извлечени  квадратного корн  из суммы квадратов двух чисел, содержащее входные регистры операндов, блоки схем сложени  и совпадени , блоки схем сложени , регистр .сдвига и блок синхронизации l . Недостатками устройства  вл ютс  низкое быстродействие и невысока  точность из-за положенной в основу работы устройства приближенной зави СИмости 1,5 -JA -f в IA + 0,5 1| А| - jBlj При этом максимальна  погрешность Бычислсгний составл ет 5,72%. Наиболее близким к предлагаемому ПБЛ огс  устройство дл  извлечени  кводфатного корн , содержащее регистр , сумматор, блок делени , блок пам ти и блок умножени , причем вхо устройства через последовательно соединенные регистр, сумматор и бло дсзлсгил  соединен с первым входом СЗлока умножени , второй вход которо го через блок пам ти соединен с вхо дом устройства 2 . Устройство реализует операцию косвенного вычислени  -f путем фун ционального преобразовани  х по вы ражению {(к) f7 вЬог (1) Недостатком известного устройств  вл ютс  ограниченные функциональны возможности, В частности нельз  вычисл ть функции вида + у . У,елью изобретени   вл етс  расши рение класса решаемых задач путем допсханительной возможности вычислени  корн  квадратного из. суммы квад ратов двух аргументов. Поставленна  цель достигаетс  тем, что в устройство дл  извлечени квадратного корн , содержащее реrncxpf первый сумматор, первый блок делени ,- первый блок умножени  . и блок , выход которого соединен с первьил информационным входом первого блока умножени , выход кото рого соединен с выходом устройства, информационный вход и выход регистра соединены соответственно с входом первого аргумента устройства и первым информаци онным входом первого блока делени , дополнительно введены блоктзозведени  в квадрат, второй суг 1матор, второй блок делеВИЯ; -второй блок умножени  и блок синхронизации, выходы с первого по п тый которого соединены соответственно с управл кжцими входами регист ра, первого блока делени , второго, блока умножени , блока пам ти и первого блока умножени , вход второго аргумента устройства соединен с вторым информационным входом первого блока делени , выход которого через блок возведени  в квадрат соединен с входами первого сумматора и второго блока делени , выходы которых соединены соответственно с информационным входом блока пам ти и входом второго сумматора, выход которого соединен с первым информационным входом второго блока умножени , вто-f рой информационный вход и выход которого соединены соответственно с выходом регистра и вторым входом первого блока умножени . На чертеже представлена блок-схема устройЬтва. Устройство содержит регистр 1, сумматоры 2 и 3, блоки 4 и 5 делени , блок 6 пам ти, блоки 7 и 8 умножени , блок 9 возведени  в квадрат и блок 10 синхронизации. Принцип работы устройства основан на том, что вычисление искомой функции происходит по преобразованному дл  двух неизвестных алгоритму, примененному в. прототипе дл  извлечени  квадратного корн  из одного неизвест ного. При этом.функциональное преобразование подкоренного выражени  выполнено следующим образом Ix.yVх+у -ХлГТГй ЧлГг ,,где 7, (ч /х) , а Подставив в (2) вместо -Tz значение, соответствующее формуле (1) , получим Т J. i(x,ij ( Х { + & Л «i , причем ;2  вл етс  адресом sin ос в блоке пам ти, так как каждому значению 7. соответствует вполне определенное значение si п об . Устройство работает -следуквдим образом. Значени  исходных величин поступают с выходов измерительных датчиков соответственно: X на вход регистра 1 и У - на вход блока 4 делени  4. По сигналу с первого выхода блока 10 синхронизации происходит передача значени  X из регистра 1 в блок 4 делени  и одновременно на первый вход блока 7 умножени . По сигналу с второго выхода блока 10 синхронизации в блоке 4 происходит деление У на X, т.е. палучение промежуточной величины Ij/х, Это значение поступает на вход блока 9 возведени  в квадрат, на вы ходе которого вырабатываетс  величи на 2 , подаваема  одновременно на

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее регистр, первый сумматор, первый блок деления, первый блок умножения и блок памяти, выход которого соединен . . с первым информационным входом первого блока умножения, выход которого соединен с выходом устройства, информационный вход и выход регистра соединены соответственно с входом первого аргумента устройства и ¹ первым информационным входом первого блока деления, отличаю щееся тем', что, с целью расширения класса решаемых задач путем дополнительной возможности вычисления корня квадратного из суммы квад ратов двух аргументов, в него введены блок возведения в квадрат, второй сумматор, второй блок деления, второй блок умножения и блок синхронизации, выходы с первого по пятый которого соединены соответственно с управляющими входами регистра, первого блока деления, второго блока умножения, блока памяти*и первого блока умножения, вход второго аргумента устройства соединен с вторым информационным входом первого блока деления, выход которого через блок § возведения в квадрат соединен с

   SU·...,· 1662692 -А входами первого сумматора и второго блока деления, выходы которых соединены соответственно входом блока памяти и входом второго сумматора, выход которого соединен с первым информационным входом второго блока умножения, второй информационный вход и выход которого соединены соответственно с выходом регистра и вторым входом первого блока умножения.