SU687448A1 - Вычислительное устройство - Google Patents

Вычислительное устройство

Info

Publication number
SU687448A1
SU687448A1 SU782568145A SU2568145A SU687448A1 SU 687448 A1 SU687448 A1 SU 687448A1 SU 782568145 A SU782568145 A SU 782568145A SU 2568145 A SU2568145 A SU 2568145A SU 687448 A1 SU687448 A1 SU 687448A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
registers
input
adders
adder
Prior art date
Application number
SU782568145A
Other languages
English (en)
Inventor
Юрий Алексеевич Грачев
Елизавета Константиновна Костецкая
Татьяна Николаевна Федоровская
Юрий Васильевич Яковлев
Original Assignee
Предприятие П/Я Г-4273
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4273 filed Critical Предприятие П/Я Г-4273
Priority to SU782568145A priority Critical patent/SU687448A1/ru
Application granted granted Critical
Publication of SU687448A1 publication Critical patent/SU687448A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО
1
Изобретение относитс  к области вычислиельной техники и предназначено дл  испольовани  в аппаратуре, осуществл ющей операии вычислений тригонометрических функций, произведений комплексного числа HaeiJ4, умножени , операцию вычислени  корн  квадратного из суммы квадратов двух чисел, а также в аппаратуре, осуществл ющей спектральную обработку сигналов.
Известно устройство дл  вьпшслени  тригонометрических функций, содержащие сумматоры, регистры 1 . Недостатком его  вл етс  невозможность вычислени  корн  квадратного. Наиболее близким техническим рещением к изобретению  вл етс  вычислительное устройство , содержащее регистры, сумматоры, блоки сдвига, дискриминатор знака, причем входы первого, второго, третьего регистров соединены с выходами соответственно первого второго, третьего сумматоров, выходы первого и третьего регистров соединены с первыми входами соответственно первого и третьего сумматоров, второй выход первого регистра .через первый блок сдвига подключен к первому входу второго сумматора, втхэрой вход первого сумматора соединен с выходом второго блока сдвига, а выходы знаковых разр дов второго и третьего регистров  вл ютс  входами дискриминатора знака 2.
Недостатком его  вл етс  невозможность вычислени  корн  квадратного.
Целью изобретени   вл етс  обеспечение возможности вьпшслени  корн  квадратного.
Это достигаетс  тем, что устройство содержит два элемента И, элемент ИЛИ, причем первые входы первого и второго элементов И соединены соответственно с первым и вторым выходами второго регистра, вторые входы первого и второго элементов И подключены к выходам дискриминатора знака, выходы элементов И соед)шены с входами элемента ИЛИ, выход которого подключен к входу второго блока сдвига н к второму входу второго сумматора.
На чертеже дана структурна  схема предлагаемого устройства.

Claims (2)

  1. Оно состоит из регистров 1, сумматоров 2, блоков 3 сдвига, первого и второго элементов И 4, элемента ИЛИ 5 и дискриминатора 6. Устройство работает следую1Щ1м образом. Вычисление производитс  по .алгоритму; а;.У: - X; i Yi4 I- Ч . + а: У: 2- Х| Xj + «i У гдеH-sian у--дл  вьргислени  тригонометрических функций и произведений комплексных , Н ;-дл  вьгаислени  корн  ква ратного. «1 принимает значение ±1. Константы arctg2 подаютс  при этом на второй вход третьего сумма тора. . В режиме вычиcлe ш  корн  квадратного из суммы квадратов двух чисел исходные данные Хо и УО за1шсываютс  соответственно в первый и второй регистры 1, причем , В блоке дискриминатора 6 по значению знакового разр да (если , то 1 +1, если , то По О вырабатываетс  либо сигнал А1, либо А2. В зависимости от выработанного сигнала информаци  из второго регистра снима етс  либо пр мь1м кодом (по сигналу А2), либо обратным кодом (по сигналу А1) и через схему ИЛИ 5 поступает на второй вход второго сумматора 2, и одновременно через второй блок 3 сдвига, на второй вход первого сумматора 2. В то же врем  на первый вход первого сумматора 2поступает пр мой код Хо,.а на первый вход второго сумматора 2 через первый блок 3 сдвига поступает обратный код Хо с второго выхода первого регистра 1. После суммировани  результаты сумматоров 2 поступают в соответствующие регистры 1. Затем оп ть в блоке дискриминатора 6 по новому .значению знакового разр да. второго регистра 1 вырабатываетс  определенный сигнал и этот процесс повтор етс  аналогично описанному. Так продолжаетс  до получени  заданной точности, котора  определ ет количество тактов и разр дность сумматоров и ре гистров. При вычислении значений sin т и CosM по заданному углу f в первый регистр 1 заноситс  значение 1, в второй ре-. гистр 1 значени  О, в третий регистр значение утла . Принцип работы устройства оста етс  таким же как описано ранее, только сиг налы А1 И А2 вырабатываютс , с учетом зна чений знакового разр да третьего регистра 1. Суммирование во всех трех сумматорах 2 про исходит одновременно. В результате вычислений в первом регистре 1 получаетс  значе1ше Koos во втором регистре 1 значение К sin где К ll4-f-i-2 - коэффициент проперциональный числу тактов. При вычислении произведени  комплексного числа (а ± j Ь) на (cos Ч ± j sin f) по Заданным значени м а, в и f значени  записываютс  cooTBeTCTBCifflo в первый, второй и третий регистры . Процесс вычислений аналогичен процессу вычислени  значений sin V и .B конце вычислений получе1шый результат оказываетс  Б первом и втором регистрах 1, причем в первом регистре действительна  «JacTb, а во втором мнима  часть произведени . Применение предлагаемого специализированного вычислительного устройства, позвол ет реализовачъ на одном устройстве несколько алгоритмов вьшислений различных функций, без введени  дополнительных узлов. Формула изобретени  Вычислительное устройство, содержащее регистры , сумматоры, блоки сдвига, дискриминатор знака, причем входы первого, второго третьего регистров соединены с .выходами соответствешю первого, второго, 1фетъего сумматоров , выходы первого и третьего регистров соединены с первыми входами соответствешю первого и третьего сумматоров, второй выход первого регистра через первый блок сдвига подключен к первому входу второго сумматора , второй вход первого сумматора соединен с выходом второго блока сдвига, а выходы знаковых разр дов второго и третьего регистров соединены с входами дискриминатора знака , отличающеес  тем, что с целью расщирени  функциональных возможностей пупутем обеспечени  возможности вычисле1ш  корн  квадрат-ного, оно содержит два элемента И, элементы ИЛИ, причем первые входы первого и второго элементов И соединены соответственно с первым и вторым выходами второгорегистра , вторые входы первого и второго элементов И подключены к выходам дискримина-стора знака выходы элементов И соединены с .входами элемента ИЛИ, выход которого подключен к входу второго блока сдвига и к второму входу второго сумматора. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 546880, кл. G 06 F 7/38, 1977.
  2. 2.. Гречиишикова А. И. Автометри .-М.: ДАН, № 3, 1973 г. - прототип.
    TT
    «S .
    п
SU782568145A 1978-01-09 1978-01-09 Вычислительное устройство SU687448A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782568145A SU687448A1 (ru) 1978-01-09 1978-01-09 Вычислительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782568145A SU687448A1 (ru) 1978-01-09 1978-01-09 Вычислительное устройство

Publications (1)

Publication Number Publication Date
SU687448A1 true SU687448A1 (ru) 1979-09-25

Family

ID=20743868

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782568145A SU687448A1 (ru) 1978-01-09 1978-01-09 Вычислительное устройство

Country Status (1)

Country Link
SU (1) SU687448A1 (ru)

Similar Documents

Publication Publication Date Title
JP3345894B2 (ja) 浮動小数点乗算器
SU687448A1 (ru) Вычислительное устройство
SU633015A1 (ru) Цифровое устройство дл вычислени показательных функций
SU591861A1 (ru) Функциональный преобразователь
SU997034A1 (ru) Устройство дл вычислени квадратного корн из суммы квадратов двух чисел
SU934483A1 (ru) Устройство дл определени дисперсии
SU866559A1 (ru) Устройство управлени векторным процессом
SU928348A1 (ru) Устройство дл вычислени тригонометрических функций
SU934480A1 (ru) Устройство дл вычислени значени полинома
SU432509A1 (ru) Вероятностный спектрокоррелятор
SU635488A1 (ru) Устройство дл вычислени оптимальной структуры пороговых элементов
SU744565A1 (ru) Множительное устройство
SU746505A2 (ru) Устройство дл возведени двоичных чисел в третью степень
SU560229A1 (ru) Устройство дл вычислени элементарных функций
SU767774A1 (ru) Устройство дл спектрального анализа
JPS5663649A (en) Parallel multiplication apparatus
SU922760A2 (ru) Цифровой функциональный преобразователь
SU1062692A1 (ru) Устройство дл извлечени квадратного корн
SU857982A1 (ru) Устройство дл извлечени квадратного корн
SU877575A2 (ru) Устройство дл вычислени дисперсии случайных процессов
SU832563A1 (ru) Многоканальный коррел тор
SU911519A1 (ru) Устройство дл вычислени элементарных функций
SU397910A1 (ru) УСТРОЙСТВО дл УМНОЖЕНИЯ
SU640292A1 (ru) Устройство дл умножени
SU964635A1 (ru) Конвейерное устройство дл вычислени функции @ = @