SU1050102A1

SU1050102A1 - Pulse shaper

Info

Publication number: SU1050102A1
Application number: SU823406545A
Authority: SU
Inventors: Владимир Витальевич Скрябин; Сергей Викторович Смирнов
Original assignee: Предприятие П/Я В-2232
Priority date: 1982-03-12
Filing date: 1982-03-12
Publication date: 1983-10-23

Abstract

ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ , содержащий два D-триггера, первый из оторых тактовым входом, соединенным входной шиной тактовых импульсов, через Первый инвертор соединен с тактовым вхо iAoM второго D-триггера. а информационны bxoflojMi.,.соединенным с шиной управл ющих импульсов, подключен к первому входу первого элемента И и через второй инвертор - с первым входом второго элемента И. отличающийс тем. что, с целью повышени стабильности длительности выходных импульсов , в него введены два элемента И-НЕ. причем входы первого элемента И-НЕ соединены с единичными выходами первого и второго триггеров, а входы второго элемента И-НЕ - с нулевыми выходами D-триггер ,ов, информационный вХод второго D триггера подключеи к первому входу первого элемента И. второй вход которого соединен с выходом первого элемента И-НЕ. второй вход второго элемента И соедииеЦ t выходом второго элемента И-НЕ. 3 . j i О сдPULSE FORMER, containing two D-flip-flops, the first of which is connected to the clock input connected by the input bus of the clock pulses, through the First inverter is connected to the clock input iAoM of the second D-flip-flop. and the information bxoflojMi., connected to the control pulse bus, is connected to the first input of the first element AND and through the second inverter to the first input of the second element I. differs in that. that, in order to increase the stability of the duration of the output pulses, two AND-NOT elements are introduced into it. the inputs of the first AND-NOT element are connected to the single outputs of the first and second triggers, and the inputs of the second AND-NOT element are with zero outputs D-flip-flop, information in the second D flip-flop plug to the first input of the first element I. The second input is connected with the release of the first element AND. the second input of the second element AND the connection t by the output of the second element NAND. 3 j i Oh cd

Description

Фмг./Fmg. /

ИзЪбретёние относитс к импульсной технике и может быть использовано в устройствах передачи дискретной информации и телеграфии дл формировани управл ющих сигналов.The sampling refers to the pulse technique and can be used in devices for the transmission of discrete information and telegraphy to form control signals.

Известен формирователь импульсов, содержащий два О-триггера, инвертор и два логических элемента И 1.Known pulse shaper, containing two O-flip-flops, an inverter and two logical elements And 1.

Недостатком формировател вл етс то, что сформированные им импульсы задерживаютс относительно соответствующих фронтов входного сигнала на величину до одного периода следовани тактовых импульсов , что приводит к низкой точности формировател . -.The disadvantage of the driver is that the pulses generated by it are delayed relative to the corresponding fronts of the input signal by up to one period of the clock pulse, which leads to low accuracy of the driver. -.

Наиболее близким к изобретению по технической сущности и достигаемому результату вл етс формирователь импульсов, содержащий два D-триггера, первый из которых информационным входом соединен с щиной входного сигнала, а единичным выходом - с информационным входом второго триггера, тактовый вход которого через первый инвертор подключен к тактовой шине н к тактовому входу первого триггера, два элемента И, первые входы которых подключены соответственно к пр мому и инверсному выходам второго триггера, а вторые входы элементов И - одного непосредственно , а другого через второй инвертор - подключены к шине.входного сигнала. The closest to the invention to the technical essence and the achieved result is a pulse shaper containing two D-flip-flops, the first of which is connected to the input signal with the information input, and the single output with the information input of the second flip-flop, the clock input of which is connected via the first inverter to clock bus to the clock input of the first trigger, two elements And, the first inputs of which are connected respectively to the direct and inverse outputs of the second trigger, and the second inputs of elements And - one directly, and the other through the second inverter - connected to the bus. input signal.

Известный формирователь импульсов обладает повышенной точностью формировани импульсов, что достигаетс за счет устранени задержки выходного импульса от.носительно соответствующего фронта входного сигнала (2J.The known pulse shaper has an increased pulse shaping accuracy, which is achieved by eliminating the output pulse delay from the corresponding front of the input signal (2J.

Недостаток известного формировател заключаетс в низкой стабильности длительности выходных импульсов. Это св зано с тем, что их длительность случайным образом может измен тьс в пределах 0,5-1,5 Т (при скважности, равной двум), где Т - период следовани тактовых импульсов в зависимости от моментов прихода и окончани входного сигнала. При поступлении переднего фронта входного сигнала чуть раньше переднего фронта тактового импульса на выходе формируетс выходной импульс длительностью 0,5 Т. Если же передний фронт входного сигнала чуть запаздывает относительно Ьереднего фронта тактового импульса, то на выходе формируетс выходной импульс, длительность которого равна 1,5 Т. Аналогично формируетс импульс и относительно спада входного сигнала . Следовательно, низка стабильность длительности выходных импульсов формировател заключаетс в том, что их длительность случайным образом может измен тьс в 3 раза в зависимости Ът моментов поступлени и окончани входных сигналов.A disadvantage of the known former is the low stability of the duration of the output pulses. This is due to the fact that their duration can randomly vary from 0.5 to 1.5 T (with a duty cycle equal to two), where T is the period of the clock pulses, depending on the arrival and end points of the input signal. When the front edge of the input signal arrives just before the leading edge of the clock pulse, an output pulse of 0.5 T is formed at the output. If the leading edge of the input signal is slightly delayed relative to the front edge of the clock pulse, then an output pulse of 1.5 is formed at the output. T. An impulse is also generated in a similar manner with respect to the decay of the input signal. Consequently, the low stability of the duration of the output pulses of the imager is that their duration can randomly vary by a factor of 3 in the dependence of the moment of arrival and termination of the input signals.

Целью изобретени вл етс повышенн стабильности длительиости выходных им пульсов формировател .The aim of the invention is to increase the stability of the output pulse duration of the former.

Поставленна , цель достигаетс тем, что в формирователь импульсов, содержащий два D-триггера, первый из которых тактовым входом, соединенным с входной тиной тактовых импульсов, через первый инвер тор соединен с тактовым входом второго D-триггера, а информационным входом, соединенным с тиной управл ющих импульсов, подключен к первому входу первого элемента И .и через второй инвертор - с первымThe goal is achieved by the fact that a pulse shaper containing two D-flip-flops, the first of which is a clock input connected to the input tin of clock pulses, is connected via the first inverter to the clock input of the second D-flip-flop control pulses connected to the first input of the first element AND. and through the second inverter - with the first

0 входом второго элемента И, введены два элемента И-НЕ, причем входы первого элемента И-НЕ соединены с единичными вы ходами первого и второго триггеров, а входы второго элемента И-НЕ - с нулевыми выходами D-триггеров, информационный0 by the input of the second element AND, two elements of the NAND are entered, and the inputs of the first element of the NAND are connected to the single outputs of the first and second triggers, and the inputs of the second element NAND are with the zero outputs of the D-triggers, informational

5 вход второго D-триггера подключен к первому входу первого элемента И, второй вход которого соединен с выходом первого элемента И-НЕ, второй вход второго элемента И соединен с выходом второго элемента ИНЕ .5, the input of the second D-flip-flop is connected to the first input of the first element I, the second input of which is connected to the output of the first element NAND, the second input of the second element I connected to the output of the second element IU.

На фиг. 1 приведена структурна схемаFIG. 1 shows the flow chart

формировател импульсов; на фиг, 2 -pulse former; Fig 2 -

временна диаграмма работы устройства.temporary diagram of the device.

Формирователь импульсов содержит щинуThe pulse shaper contains schina

1 входного сигнала, щииу 2 тактовых им5 пульсов, выходные шины 3-5, первый Dтриггер 6, второй D-триггер 7, первый и второй инверторы 8 и 9, первый и второй элементы И-НЕ 10 и 11, первый и второй элементы И 12 и 13. Информационные входы триггеров 6 и /.соединены с щиной I, с1 input signal, 2 clock pulses, 5 output pulses 3-5, the first Drigger 6, the second D-flip-flop 7, the first and second inverters 8 and 9, the first and second elements AND-NOT 10 and 11, the first and second elements AND 12 and 13. The information inputs of the flip-flops 6 and /. Are connected with the thickness I, s

0 первым входом первого элемента И 12, и через второй инвертор 9 - с первым входом второго элемента И 13. Шина 2 соединена с. тактовым входом триггера 6 и через первый, инвертор 8 - с тактовым входом триггера 71 Входы первого элемента И-НЕ 10 подключены к единичным выходам треггеров 6 и 7, а выходы второго элемента И-НЕ 11 к нулевым выходам триггеров 6 и 7. Выходы первого и второго элементов И-НЕ 10 и 11 подключены соответственно к вторым входам первого и второго элементов И 12 и 13. Выход элемента 12 соединен с выходной щиной 3, а выход элемента 13 - с выходной щиной 5. Форм)1рователь содержит также элемент ИЛИ 14, расшир ющий функциональные возможности формировател и соединенный по входам с выходами элементов 12 и 13, а по выходу - с третьей дополнительной выходной щиной 4.0 the first input of the first element And 12, and through the second inverter 9 - with the first input of the second element And 13. Bus 2 is connected with. clock input of trigger 6 and through the first, inverter 8 with clock input of trigger 71 The inputs of the first element AND-10 10 are connected to the unit outputs of the trigger 6 and 7, and the outputs of the second element AND-NOT 11 to the zero outputs of the trigger 6 and 7. The outputs of the first and the second elements AND-NOT 10 and 11 are connected respectively to the second inputs of the first and second elements AND 12 and 13. The output of element 12 is connected to the output thickness 3, and the output of the element 13 is connected to the output thickness 5. Form) The terminal also contains the element OR 14 extending the functionality of the driver and the connected the inputs to the outputs of elements 12 and 13, and on an output - with a third additional output schinoy 4.

Формирователь работает следующим образом .The shaper works as follows.

Входной сигнал в виде последовательности импульсов поступает из шину 1 фор мировател импульсов, а импульсы тактовой частоты - на шииу 2. В исходном состо : НИИ (после сброса или при наличии нулевого потенциала иа шиие 1) оба триггера б и 7 наход тс в нулевом состо нии, т.е. на едиC иичных выходах этих триггеров присутствуThe input signal in the form of a sequence of pulses comes from the pulse shaping bus 1, and the clock frequency pulses go to wave 2. In the initial state: SRI (after reset or if there is zero potential, step 1) both trigger B and 7 are in zero state nii, i.e. on the same outputs of these triggers present

ют уровии логического нул , а на единичныхуровни логической единицы. Элементы И 12 и 13 и элемент ИЛИ 14 наход тс в состо нии и на тины 3-5 поступают низкие уровни напр жений. Положительный перепад входного сигнала при Г1.оступлении на шину 1 формировател через первый элемент И 12 проходит на тину 3, а мере: элемент ИЛИ 14 - на шину 4. Триггеры б и 7 сохран ют свое прежнее состо ние. Второй элемент И 13 находитс в нулевом состо нии , так как напервый его вход поступает рулевой потенциал с выхода инвертора 9, И на второй - нулевой потенциал с выхода Ьторого элемента И-НЕ 11. Через некоторое врем после по влени йа шине 1 входного сигнала оба D-триггера 6 и 7 последовательно переключаютс в единичное состо ние. В том случае, если передний фронт входного сигнала поступает в течение паузы тактовой частоты, как показано на диаграмме, вначале срабатывает первый триггер 6 по переднему . тактового импульса, а затем - второй триггер 7 по заднему фронту тактового импульса. При поступлении переднего фронта входного сигнала во врем действи импульса тактовой час:тоты вначале срабатывает второй триггер 7 по заднему фронту тактового импульса , а затем - первый триггер 6 по переднему фронту следующего тактового импульра . В момент времени, когда последний из Триггеров 6 и 7 переключитс в единичное состо ние, на обоих входах первого элемента И-НЕ 10 будут уровни логической единицы, и он переключитс в нулевое состо ние, за: преща прохождение положительного потенциала с шины 1 на выход первого элемента 12, а значит, и на выход элемента 14. Второй элемент 13-сохран ет свое прежнее состо ние, так как на его вход с выхода liHsepTOpa 9 поступает нулевой потенциал. Таким образом, на вы)(одных шинах 3 и 4 г |юрмируетс выходной импульс по положитeльнoмзtJпepeпaдy входного сигнала. Аналогично .на выходных шинах 4 и И формировател формируетс импульс по отрицательному перепаду входного сигнала.. После окончани входного сигнала на; шине 1 триггеры 6 и 7 также последовательно переключаютс из единичного состо Ии в свое исходное нулевое состо ние. Триггер 6 срабатывает после окончани входного сигнала по переднему фронту тактово го импульса, а триггер 7 - по заднему фронту тактового импульса. Триггер 6 срабатывает раньше при поступлении заднего фрон та входного сигнала в течение паузы тактовой частоты, а. триггер 7 - по заднему фронту тактового импульса. Триггер 6 ера батывает раньше при поступлении заднегс фронта входного сигнала- в течение паузы тактовой частоты, а триггер 7 срабатывает раньше при поступлении заднего фронта входного импульса во врем действи импульса тактовой частоты. В момент времени, когда последний из триггеров 6 и 7 переключитс в исходное нулевое состо ние, происходит переключение второго элемента И-НЕ 11 в нулевое состо ние. Нулевой потенциал с выхода элемента 11 запрещает прохождение положительного потенциала с выхода инвертора 9 через второй элемент И 13, на шину 5 и через элемент ИЛИ 14 - на шину 4 формировател . Таким образом, на выходных шинах 4 и 5 формируетс выходной импульс по отрицательному перепаду входного сигнала. Предлагаемый формирователь импульсов по сравнению с известным обеспечивает более высокую стабильность длительности выходных импульсов, так как длительность импульсов, формируемых по переднему н заднему фронтам входного сигнала в предложенном формирователе не может измен тьс более чем в два раза относнтельнЬ своего минимального 0,5 Т или максимального Т значени , тогда как в известном формирователе длительность импульсов 0,51 ,5 Т.there are levels of logical zero, and on unit levels of logical one. Elements 12 and 13 and element 14 are in a state and low levels of voltage are received at stages 3-5. The positive input signal difference at G1. Arriving at the bus 1 of the driver through the first element And 12 passes to the mud 3, and the measure: the element OR 14 to the bus 4. Triggers b and 7 retain their previous state. The second element And 13 is in the zero state, because its first input receives the steering potential from the output of the inverter 9, and the second - the zero potential from the output of the second element AND-NOT 11. Some time after the appearance of the bus 1, the input signal is both D-flip-flops 6 and 7 are sequentially switched to one state. In that case, if the leading edge of the input signal arrives during a pause of the clock frequency, as shown in the diagram, the first trigger 6 on the front trigger first starts. clock pulse, and then the second trigger 7 on the trailing edge of the clock pulse. When the leading edge of the input signal arrives during the pulse hour: the tots first triggers the second trigger 7 on the falling edge of the clock pulse, and then the first trigger 6 on the leading edge of the next clock pulse. At the time when the last of Triggers 6 and 7 switches to one state, at both inputs of the first element AND-NO 10 there will be levels of a logical unit, and it will switch to the zero state, for: preventing positive potential from passing from bus 1 to output the first element 12, and therefore the output of the element 14. The second element 13 retains its previous state, since its input from the output of liHsepTOpa 9 receives a zero potential. Thus, on you) (single buses 3 and 4 g) the output impulse is positively adjusted by positive input signal. Similarly to output buses 4 and AND a driver, a impulse is formed by a negative differential signal of the input signal. After the input signal ends on; bus 1, triggers 6 and 7 are also sequentially switched from the single state of the AI to its initial zero state. Trigger 6 triggers after the end of the input signal on the leading edge of the clock pulse, and trigger 7 on the trailing edge of the clock pulse. Trigger 6 triggers earlier when the input edge arrives during a pause of the clock frequency, A. trigger 7 - on the trailing edge of the clock. Trigger 6 Era is struck earlier when the input edge of the input signal arrives — during the pause of the clock frequency, and trigger 7 operates earlier at the arrival of the trailing edge of the input pulse during the operation of the clock frequency pulse. At the time when the last of the flip-flops 6 and 7 switches to the initial zero state, the second AND-11 element 11 is switched to zero state of. The zero potential from the output of the element 11 prohibits the passage of a positive potential from the output of the inverter 9 through the second element AND 13, to the bus 5 and through the element OR 14 to the bus 4 of the driver. Thus, on the output buses 4 and 5, an output pulse is generated from the negative differential of the input signal. The proposed pulse shaper as compared to the known one provides a higher stability of the duration of the output pulses, since the duration of the pulses generated on the leading and rear edges of the input signal in the proposed shaper cannot be changed more than twice as much as its minimum 0.5 T or maximum T values, whereas in the known former, the pulse duration is 0.51, 5 T.

г-П|Пgp | p

- п|г|д- n | g | d

п гаp ha

Claims

Pulse shaper comprising two D-flip-flop, the first one to m ° ^x ° NU SE TT ING clock input connected $ input bus clock pulses, through a first inverter connected to the clock WMOs> House second D-flip-flop, and the information hodom ,. connected to the bus of control pulses, connected to the first input of the first element And, and through the second inverter, with the first input of the second element And, characterized in that, in order to increase the stability of the duration of the output pulses, two NAND elements are introduced into it, and the inputs of the first element AND-NOT connected to the unit outputs of the first and second triggers, and the inputs of the second element AND-NOT with zero outputs of D-triggers, the information terminal of the second D 'trigger is connected to the first input of the first AND element, the second input of which is connected n with the output of the first NAND element, the second input of the second AND element is connected to the output of the second NAND element.

Figure 1

1050102 A