SU1048477A1 - Устройство дл обнаружени ошибок в регистре сдвига - Google Patents
Устройство дл обнаружени ошибок в регистре сдвига Download PDFInfo
- Publication number
- SU1048477A1 SU1048477A1 SU823457381A SU3457381A SU1048477A1 SU 1048477 A1 SU1048477 A1 SU 1048477A1 SU 823457381 A SU823457381 A SU 823457381A SU 3457381 A SU3457381 A SU 3457381A SU 1048477 A1 SU1048477 A1 SU 1048477A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- inputs
- information
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Изобретение относитс к импульсной технике, в частности к передаме дискретных сигналов, и может быть использовано в цифровых вычислительных системах, например в системе внутриреакторного контрол , управлени и локальной защиты дерных реакторов.
Современные системы контрол и управлени характеризуютс большим количеством информации, котора передаетс между вход щими в их состав подсистемами. В частности, система внутриреакторного контрол , управлени и локальной защиты дерного реактора осуществл ет сбор и обработку пор дка 1000 параметров, характеризующих состо ние активной зоны и первого контура реактора.
Повышение требовани по надежноети и быстродействию системыпривели к гсму, что в ее составе насчитываетс около 60 каналов передачи данных в последовательном коде по которым информаци передаетс между отдельными устройствами системы с общим объемом передаваемой информации около t.io бит в секунду . В результате, накладываютс жесткие требовани к надежности передачи информации,поскольку возникша при передаче ошибка может привести к выдаче неправильного управл щего сигнала, либо к пропуску аварийной ситуации.
Известно устройство дл обнаружени ошибок в регистре сдвига, содержащее сдвиговый регистр, два сумматора по модулю два, блок.определени четности, элемент И, триггер, элемент запрета и формирователь сигнала ошибки. Устройство осуществл ет контроль правильности работы сдвигового регистра путем сравнени по четности содержимого триггера, в который заноситс результат сложени по модулю два сигнала на входе и выходе регистра, с результатом сложени по модулю два содержимого сдвигового регистра. По несовпадении этих двух сигналов на выходе устройства вырабатываетс сигнал ошибки , 1 . .
Недостатками устройства вл ютс его сложность-, а следовательно, низка надежность, а также отсутствие возможности контрол занесени параллельного кода в сдвиговый
регистр дл последующей его передач в последовательный канал.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл обнаружени ошибки в регистре сдвига, содержащее сдвиговый регистр, два сумматора по модлю , элемент запрета, формирователь сигнала ошибки, основной определитель четкости, триггер, дополнительный определитель четности и элемент И. Сдвиговый регистр, основной определитель четности, первый сумматор по модулю, элемент И и формирователь сигнала ошибки последовательно соединены между собой. Входные шины параллельного приема информаци соединены с входом сдвигового регисра и второго определител четности, выход которого, через элемент И, управл емый от шины параллельной записи, соединен с входом триггера, выход которого соединен с входом первого сумматора по модулю. Контроль правильности выдачи последовательного кода осуществл етс путем сравнени содержимого сдвигового регистра с содержимым триггера, в котором в зависимости от режима работы устройства хранитс либо значение контрольного разр да, либо ожидаемое значение четности содержимого сдвигового регистра, на следующем шаге сдвига. Сравнение проводитс на-первом сумматоре по модулю два, на выходе которого при исследовании- сигнала с выхода основного определител четности и триггера по вл етс сигнал, разрешающий прохожедние импульсов через элемент запрета на вход формировател сигнала ошибки Zj .
Недостатками устройства вл ютс его сложность и невозможность проверки цепей контрол устройства в процессе его работы, что снижает надежность -устройства в целом.
Цель изобретени - упрощение устройства.
Поставленна цепь, достигаетс тем, что устройство дл обнаружени ошибок в регистре сдвига, содержащее два блока определени четности, элемент И, формирователь импульса, причем разр дные выходы регистра сдвига соединены с входами riepBoro блока определени четности, выход которого соединен с первым входом элемента И, выход которого соединен с входом формировател импульса, выход которого вл етс .выходом сигнала ошибки устройства, выходстаршего разр да регистра сдвига вл етс выходом последовательного кода устройства, тактовый вход регистру сдвига соединен со входом тактовых импульсов устройств информационные входы всех разр дов регистра сдвига, кроме старшего, соединены с входами второго блока определени четности и образуют информационный вход устройства,, вход строба записи устройства соединен со входом записи регистра сдвига, содержит элемент ИЛИ и коммутатор, причем второй вход элемента И соединен с выходом элемента ИЛИ, первый и второй входы которого соединены соответственно с входами строба записи и тактовых импульсов устройства, выход второго блока определени четности соединены с соответствующими информационными входами коммутатора, выход которого соединен с информационным входом старшего разр да регистра сдвига, управл ющий вход коммутатора соедийен с входом контрол устройства, выход последовательного кода устрой ства соединен с последовательным вх дом регистра сдвига. На чертеже приведена структурна схема устройства дл обнаружени ошибок в регистре сдвига. Устройство содержит последовательно соединенные регистр 1 сдвига, первый блок 2 определени четности, элемент И 3 и формирователь k импульса , выход которого вл етс выходом 5 сигнала ошибки устройства, информационные входы регистра 1 сдви га соединены с входами второго блоки 6 определени четности и с информационным входом 7 устройства, вход записи регистра 1 гдвига - с первым входом элемента ИЛИ 8, с первым входом дополнительного разр да 9 сдвигового регистра и входом 10 стро ба записи устройства, последовательный вход регистра 1 сдвига старшего разр да сдвигового регистра 1 сдвига и вл етс выходом 11 последовательного кода устройства, а тактовьт вход регистра, сдвига соединен с вторым входом элемента ИЛИ 8 и вл етс входом 12 тактовых импульсов 74 устройства. Выход элемента ИЛИ 8 соединен со вторым входом элемента И 3, первый и второй выходы второго блока 6 определени четности соединены с соответствующими информационными входами коммутатора 13, выход которого соединен с информационным входом старшего разр да регистра 1 сдвига, а управл ющий вход - с входом 9 контрол устройства. Устройство работает следующим образом . По импульсу, поступающему по входу 10 строба записи устройства, информаци в параллельном коде с информационного входа 7 заноситс в регистр 1 сдвига. Кроме того, информаци поступает на вход второго блока 6 определени четности, на первом и втором выходах которого по вл етс соответствующий сигнал дополнени до нечетности и четности, заносимый в старший разр д регистра 1 сдвига одновременно с информацией. При нулевом сигнале на входе 9 контрол , в старший разр д регистра 1 сдвига через коммутатор 13 заноситс информаци с первого выхода второго блока 6 определени четности, цополн ющий информациюВ регистре 1 до нечетного числа единиц. При отсутствии ошибок занесени информации на вход первого блока 2 определени четности поступает нечетным числом единиц так, что на его выходе устанавливаетс нуле .. ..,,.,,„ .„ вой сигнал, запрещающий прохождение строба записи через элемент И 3 на выход 5 сигнала ошибки. При отсутствии сигнала ошибки из блока управлени (не показан) начинают поступать сигналы на вход 12 тактовыхимпульсов , по которым содержимое регистра 1 сдвига вместе с содержимым -старшего разр да поступает на . выход 11 устройства и на последовательный вход регистра-1. При правильной работе устройства в режиме выдачи последовательного кода четность содержимого сдвигового регистра 1 сдвига не измен етс и на выходе первого блока 2 определени четности останетс нулевой потенциал, запирающий элемент И 3При неправильном занесении параллельного кода либо ошибке в режиме выдачи последовательного кода на вход первого блока 2 определени четности с выходов регистра 1 по1 ступает код с четным числом единиц. В этом случае на выходе перврго блока 2 определени четности устанавливаетс единичный сигнал, открывающий элемент И 3 и разрешающий прохождение строба записи либо тактовых импульсов на вход 5 сигнала ошибки устройства. В режиме проверки цепей контрол устройства блока управлени одновременно с занесением параллельного кода в регистр 1 сдвига на вход о контрол устройства поступает единичный сигнал, подключающий второй выход второго блока 6 определени чётности на информационный вход старшего разр да регистра 1 сдвига. В этом случае при занесении информа 7, ции в регистр Т на вход первого блока 2 определени четности поступает код с четным чи,слом единиц и на выходе 5 сигнала ошибки по вл етс сигнал, наличие которого воспринимаетс блоком управлени как работо- , способность цепей контрол устройства. Уменьшени объема оборудовани . (исключение триггера, двух сумматоров по модулк) и. элемента запрета, а также введение проверки работоспособности цепей контрол позвол ет повысить надежность функционировани системы и снизить веро тность выдачи ложных сигналов на аварийное снижение мощности реактора и пропус-J ка... аварийной ситуации .в его активной, зоне.
Claims (1)
- УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В РЕГИСТРЕ СДВИГА,содержащее ' два блока определения четности, ^элемент’ И, формирователь импульсов, причем разрядные выходы регистра сдвига соединены с входами первого блока определения четности, выход которого соединен с первым входом элемента И, выход которого соединен с входом формирователя импульса, выход которого является выходом сигнала ошибки устройства, выход старшего разряда регистра сдвига является выходом последовательного кода устройства, тактовый вход регистра сдвига соединен с входом тактовых импульсов устройства, информационные входы всех разрядов регистра сдвига, кроме старшего, соединены с входами второго блока определения четности и образуют информационный вход устройства, вход строба записи устройства соединен с входом записи регистра сдвига, отличающееся тем, что, с целью упрощения устройства, оно содержит элемент ИЛИ и коммутатор, причем второй вход элемента И соединен с выходом элемента ИЛИ, первый и второй входы которого соединены соответственно с входами строба записи и тактовых, импульсов устройства, выходы второго блока определения четности соединены с соответствующи’ми информационными входами коммутатора, выход которого соединен с информационным входом старшего разряда, регистра,управляющий вход коммутатора соединен с входом контроля устройства, выход последо'вательного кода· устройства соединен с последовательным входом регистра сдвига.SU „ 1048477
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823457381A SU1048477A1 (ru) | 1982-06-28 | 1982-06-28 | Устройство дл обнаружени ошибок в регистре сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823457381A SU1048477A1 (ru) | 1982-06-28 | 1982-06-28 | Устройство дл обнаружени ошибок в регистре сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1048477A1 true SU1048477A1 (ru) | 1983-10-15 |
Family
ID=21018113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823457381A SU1048477A1 (ru) | 1982-06-28 | 1982-06-28 | Устройство дл обнаружени ошибок в регистре сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1048477A1 (ru) |
-
1982
- 1982-06-28 SU SU823457381A patent/SU1048477A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 710043, кл. G Об F 11/08, 1978. 2-. Авторское свидетельство СрСР (f 809118, кл. G Об F 11 /08. 1979 (прототип). . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4279034A (en) | Digital communication system fault isolation circuit | |
US4100605A (en) | Error status reporting | |
SU1048477A1 (ru) | Устройство дл обнаружени ошибок в регистре сдвига | |
US3046523A (en) | Counter checking circuit | |
US3144635A (en) | Error correcting system for binary erasure channel transmission | |
SU953639A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
SU1156273A1 (ru) | Трехканальна резервированна вычислительна система | |
EP0393173B1 (en) | Data bus enable verification logic | |
US4246569A (en) | Digital recognition circuits | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
SU1102068A1 (ru) | Резервированное устройство | |
SU1238232A1 (ru) | Реверсивное счетное устройство с контролем | |
SU1042217A1 (ru) | Мажоритарно-резервированное устройство | |
SU1111168A1 (ru) | Устройство дл формировани и регистрации сигналов неисправности | |
US3938084A (en) | Error detection apparatus for verifying binary coded constants | |
SU1499489A1 (ru) | Счетное устройство с контролем | |
RU1805497C (ru) | Многоканальное запоминающее устройство | |
SU991628A1 (ru) | Многоканальное резервированное устройство | |
SU1027776A1 (ru) | Устройство дл контрол воспроизведени цифровой информации с магнитного носител | |
SU964620A1 (ru) | Мультиплексный канал | |
SU1115108A1 (ru) | Запоминающее устройство с блокировкой неисправных чеек | |
SU1112366A1 (ru) | Сигнатурный анализатор | |
SU1596336A1 (ru) | Устройство дл контрол двух последовательностей импульсов | |
SU1372329A2 (ru) | Устройство дл управлени каналами | |
SU964646A1 (ru) | Устройство дл контрол регистра сдвига |