SU1044203A1 - Полупроводникова тестова микроструктура дл интегральной схемы - Google Patents

Полупроводникова тестова микроструктура дл интегральной схемы Download PDF

Info

Publication number
SU1044203A1
SU1044203A1 SU813231372A SU3231372A SU1044203A1 SU 1044203 A1 SU1044203 A1 SU 1044203A1 SU 813231372 A SU813231372 A SU 813231372A SU 3231372 A SU3231372 A SU 3231372A SU 1044203 A1 SU1044203 A1 SU 1044203A1
Authority
SU
USSR - Soviet Union
Prior art keywords
layers
layer
integrated circuit
dielectric
etching
Prior art date
Application number
SU813231372A
Other languages
English (en)
Inventor
В.Ф. Трегубов
Original Assignee
Предприятие П/Я А-1889
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1889 filed Critical Предприятие П/Я А-1889
Priority to SU813231372A priority Critical patent/SU1044203A1/ru
Application granted granted Critical
Publication of SU1044203A1 publication Critical patent/SU1044203A1/ru

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

ПОЛУПРОВОДНИКОВАЯ ТЕСТОВАЯ МИКГОСТВУКТУРА ДПЯ ИНТЕГРАЛЬНОЙ СХЕМЫ , содержаща  полупроводниковую подложку , последовательно расположенные на ней диэлектрические и провод щие слои, повтор ющие структуру интегральной схемы, отличающа с   тем, что, с целью повьшени  ; точности технологического контрол  микрогеометрии элементов слоев интегральных схем, она выполнена так, что одна часть этой структуры воспроизводит геометрию диэлектрических и провод щих слоев, рабочего участка интегральной , а друга  часть представл ет собой выступающие друг из-под друга мйкроучастки контролируемых слоев, образук цих рабочий участок, заканчивающиес  торцами , выполненными перпендикул рно подложке и боковым поверхност м плёнок , образующих ступеньки дл  вьшележащих пленок, и позвол ющими визу (Л ализировать профили травлени  и толщины пленок на участках, прикрытых на интегральной схеме вышележащими сло ми. 2

Description

4ib 4ib ts9 Предлагаемое изобретение относитс  к микроэлектронике, а предлагаема  структура может быть использована как тестова  в технологии производства лолупроводниковых интегральных схем дл  межоперационного контрол , отработки и корректировки изго товлени , анализа брака и отказов. Известна тестова  структура дл  определени  параметров интегральных схем, представл юща  собой паразитный транзистор, состо щий из кремниевой подложки, в которой сформированы исток и сток транзисторов, диэлектрической пленки из двуокиси кремни  и алюминиевой металлизации, обеспечивающей контакты с истоком, стоком и лежащим на диэлектрической пленке затвором и содержащей три KOH тактные площадки дл  подсоединени  этих областей к установке измерени  электрофизических параметров. Недостатком тестовой структуры  вл етс  то, что ее топологи  (конструкци ) непригодна дл  точного контрол  микрогеометрии отдельных элементов и микроучастков современных микросхем высокой степени интеграции , например, путем использовани  растрового электронного микроскопа, значимость которого в производстве интегральных схем будет расти вместе с ростом степени интеграции их элементов . Например, невозможно получение нужной информации в тех случа х, ког р,а необходимо вы вление формы краев (профил ) элементов нижележащих слое ( козырьков сверху, локальных подтрав ливаний снизу и тому подобных отклонений от плоскости, определ ющей кли травлени  пленки в ее средней части) или когда нужна количественна  оценка утоньшени  пленок на ступеньках, образованных фотолитографией и нижележащих сло х, и тому подобно вли ни микрогеометрии на параметры интегральных схем. Непригодность топологии обусловле на прежде всего тем, что вышележащие . слои закрывают элементы нижележащих слоев и топологи  отдельных слоев не приспособлена дл  контрол  с помощью растрового электронного микроскопа (например, если в верхнем слое струк туры вскрыть окно простой формы квадратное , то точный профиль травлени  кра  этого сло  не вы вить и с помощью растрового электроного микроскопа ) . Наиболее близким техническим решением к предлагаемому  вл етс  полупроводникова  тестова  микроструктура , содержаща  полупроводниковую подложку , последовательно расположенные на ней диэлектрические и провод щие слои, повтор ющие структуру интегральной схемы. Контрдль параметров интегральной схемы с помощью такой тестовой структуры осуществл етс  измерением ее характеристик после подключени  к установке измерени  электрофизических параметров. Эта и ей подобные тестовые структуры позвол ют простыми средствами вы вл ть сам факт брака в любых сло х , но оказываютс  недостаточно эффективными при вы снении технологических первопричин брака и корректировке технологии изготовлени . Таким образом, недостаток тот же, что и у аналога: ее топологи  не обеспечивает точного технологического контрол  микрогеометрии элементов слоев интегральных схем. Целью изобретени   вл етс  повышение точности технологического контрол  микрогеометрии элементов слоев интегральных схем. Поставленна  цель достигаетс  тем, что в полупроводниковой тестовой микроструктуре , содержащий полупроводниковую подложку, последовательно расположенные на ней диэлектрические и провод щие слои, повтор нлцие структуру интегральной схемы, одна часть этой структуры восцроизводит геометрию диэлектрических и провод щих слоев рабочего участка интегральной схемы, а друга  часть представл ет собой выступающие друг изпод друга микроучастки контролируемых слоев, образунщих рабочий участок , заканчивающиес  торцами, выполненными перпендикул рно подложке и боковым поверхност м пленок, образующих ступеньки дл  вьшележащих пленок, и позвол ющими визуализировать профили травлени  и толщины пленок на участках, прикрытых на интегральной схеме вышележащими сло ми. На фиг. 1 приведена топологи  микроструктуры дл  определени  причин разрывов алюминиевых пленок на
кра х контактных окон в диэлектрических СЛОЯХ} на фиг.2 - топологи  структуры дл  контрол  степени сплавлени  фосфорносиликатного стекла и определени  причин разрывов алюминиевых пленок на ступеньках в слое стекла; на фиг.З - топологи  структуры дл  количественной оценки утоньшени  межслойной изол ции на кра х элементов нижележащего провод щего сло .
На кремниевой подложке 1 (фиг.1) последовательно расположены слои из двуокиси кремни  2 и фосфорносиликатного стекла 3, в каждом из которых выполнены несколько отличающиес  по размерам окна такой формы,что в центре структуры образованы две лежащие друг на друге пленки крестообразной формы, нижн   из которых со всех сторон выступает из-под верхней . Невытравленные участки сло  2 заштрихованы параллельными лини ми одного направлени , а сло  3 - другого направлени  (следовательно, на участках, содержащих пересекающиес  линии обоих направлений, имеютс  и двуокись кремни , и фосфорносиликатное стекло). Поверх диэлектрических слоев лежит слой 4 алюмини  так, что он проходит через их кра , имитиру  тем самым соответствующий участок интегральной схемы. Топологи  сло  4 . проста (квадрат в центре структуры) и дл  упрощени  чертежа еще один вид штриховки не вводитс , а показаны лишь границь пленки.
На участке, отмеченном кружком (фиг.1), каждый из невытравленных участков слоев 2 и 3 имеет пр мой угол, что обеспечивает вы вление формы Ьгибающей линии (профил  травлени ) краев этих слоев. При просмотре в направлении стрелки этого участка в растровом электронном микроскопе можно одновременно визуализировать (сфотографировать) и возможное место разрыва сло  алюмини  на кра х диэлектрических слоев, а клин травлени  этих слоев, который обычно непосто нен по высоте.
Неудовлетворительна  форма краев элементов (козырьки, подтравыи т.д.) создающих ступеньки дл  алюминиевого сло ,  вл етс  одной из главных причин возможных разрывов последнего и отсутстви  контакта с подложкой
(друга  причина - плохо отработанный процесс напылени  алюмини ). В случае разрыва аломиниевого сло  предлагаема  микроструктура позвол ет не только увидеть разрыв, но и по форме профил  травлени  каждого диэлектрического сло  определить необходшюсть доработки режима травлени  конкретно го сло  (дл  получени  профил  ступенек нужной формы) и контролировать сам процесс доработки , тогда как по структуре, подобной прототипу, легко установить
5 лишь сам факт разрыва.
Крестообразность формы диэлектрических слоев, образующих в структуре ступеньки, позвол ет проводить обследование их краев с четырех сторон,
0 причем с каждой стороны можно обследовать профили, как минимум, двз ступенек одного сло , боковые поверхности которых обращены в противоположные стороны (это важно, так как
5 форма профил  травлени  при фотолитографии может зависеть, например, даже от направлени  погружени  в травитель кремниевой пластины и поэтому противоположные кра  одного и то-
0 го же элемента в слое могут иметь разный клин травлени , что в конечном счете может привести к односторонним разрывам алюминиевых планок). В св зи с этим, нужно отметить, что на фиг. 1-3 кружками отмечены дл 
5 простоты только по одному участку обследовани , тогда как на каждой из них имеетс  по восемь подобных по топологии участков, каждый из
Q которых может иметь несколько отличающиес  профили травлени  краев одного и того же сло , характеризу  соответственно расположенные кра  элементов на интегральной схеме и обеспечива  возможность обойтись од5 ной структурой вместо нескольких. Кроме того, структуры содержат и по нескольку одинаково расположенных ступенек (фиг.1-3), что исключает случайность в определении профил 
0
краев и толщин пленок.
Таким образом, структура, П1)иведенна  на фиг.1, позвол ет вы снить технологические причины брака в сло х , прикрытых на рабочем участке интегральной схемы другими сло ми, а также может использоватьс  дл  отработки технологии, межоперационного и
периодического контрол  и анализа отказов.
Другим примером конкретного исполнени   вл етс  микроструктура дл  периодического контрол  режима оплавлени  фосфорносиликатного стекла и анализа причин брака и отказов металлизации (топологи  дана на фиг,2) На кремниевую подложку нанесен сплошной слой двуокиси кремни , на котором сформирован слой 5 из поликристаллического кремни  крестообразной формы на который, в свою очередь, последовательно нанесены два сплошных сло  второй слой двуокиси кремни  и слой 3 фосфорносиликатного стекла, а сверху сформирован квадратный алюминиевый слой 4. Дл  упрощени  чертежа подложка и сплошные слои отмечены общей штриховкой одного направлени , слой 5 поликремни  - штриховкой другого направлени , а слой алюмини  4 не заштрихован и показаны лишь его границы , г
При просмотре в направлении стрелки участка этой структуры, отмеченного кружком (фиг.2), в растровом электронном микроскопе можно определить качество оплавлени  фосфорносиликатного стекла, вли ющее на целостность алюминиевой металлизации   районе ступеньки, образованной краем сло  поликремни .
На фиг.З показан еще один важный пример конкретного исполнени  и применени  предлагаемых микроструктур топологи  структуры дл  количественной оценки качества межслойной изол ции и борьбы с утечками и низкими пробивными напр жени ми диэлектрических слоев. На кремниевой подложке расположен сплошной слой 2 двуокиси кремни , на котором сформирован поликремниевый слой 5 крестообразной формы. Над ним последовательно сформированы два одинаковых по размеру диэлектрических сло  крестообразной формы из двуокиси кремни  и фосфорносиликатного стекла, границы которых совпадают. Поверх сло  стекла лежит алюминиевый слой квадратной формы. Дл  упрощени  чертежа подложка и слои 2 и 4 не заштрихованы, слои 3 отмечены общей штриховкой одного направлени , а слой 5 - штриховкой другого направлени .
В такой структуре могут возникнуть утечки и снижаетс  пробивные напр жени  из-за утоньшени  диэлектрических слоев на острых или отвесных кра х поликремниевого сло . При просмотре в направлении стрелки участка этой структуры, отмеченного кружкбм (фиг. 3), в растровом электронном микроскопе можно увидеть в одном пол зрени  (и сфотографировать) боковые поверхности (торцы) и профили травлени  почти всех слоев, что позвол ет:
а)оценить толщину диэлектриков в самом ТОНКОМ; месте (накраю поликремниевого сло ) и вы вить ее зависимость от клина травлени  (формы кра ) поликремниевого сло  и режимов нанесени  и оплавлени  фосфорносиликатного стекла;
б)вы снить причины возможных разрывов алюминиевого сло  на ступеньках оплавленного и неоплавленного стекла;
в)выбрать режимы травлени  поликремни , нанесени  диэлектрических слоев и оплавлени  фосфорносиликат- кого стекла.
Полупроводниковые микроструктуры (фиг.1-3) не только воспроизвод т ситуацию на соответствующем участке интегральной схемы, но и содержат окна, выполн ющие два назначени , открывают доступ к элементам нижележащих слоев дл  пр мого контрол  их геометрии и формируют микроучастки , по которьпу удобно визуализироват профиль травлени  краев элементов, создающих ступеньки дл  вышележащих слоев, и толщины слоев на критических участках.
Така  конструкци  микроструктур обеспечивает возможность эффективного применени  дл  контрол  растрового электронного микроскопа, имеющего значительно большую разрешающую способность и глубину фокуса,чем используемый дл  контрол  структур
оптический микроскоп. I
Вьщ1е о писанные конструкции структур занимают очень мало площади и дл  них легко найти свободный участок пор дка 30 х 30 или 50 х 50 мкм между элементами интегральной схемы, например, в районе контактных площадок .
К достоинствам предлагаемых структур следует отнести и то, что, благодар  наличию окон в вышележащих сло х , при анализе причин брака или
отказов можно обойтись без послойного травлени , тем более, что оно не всегда приводит к успеху в св зи, с тем что дефектное место травитс  по другим законам, чем бездефектное.Это позволит более точно определить случаен ли дефект, приведший к браку или отказу, или он был обусловлен одним из неудачно проведенных техпроцессов ,
Как и в случае обычных тестовых структур, предлагаемые микроструктуры не требуют специального времени дл  изготовлени : они включаютс  в топологический чертеж интегральной схемы и изготавливаютс  фотолитографией одновременно с самой интегральной схемой.
Технико-экономическа  эффективность от внедрени  в отрасли предлагаемого изобретени  дл  микросхем с большой степенью интеграции буДет сравнима с тем эффектом, который дало внедрение обычных тестовых структур дл  интегральных схем вообще.
Фиг.Ъ

Claims (1)

  1. ПОЛУПРОВОДНИКОВАЯ ТЕСТОВАЯ МИКРОСТРУКТУРА ДЛЯ ИНТЕГРАЛЬНОЙ СХЕМЫ, содержащая полупроводниковую подложку, последовательно расположенные на ней диэлектрические и проводящие слои, повторяющие структуру интегральной схемы, отличающая-** с я тем, что, с целью повышения точности технологического контроля микрогеометрии элементов слоев интегральных схем, она выполнена так, что одна часть этой структуры воспроизводит геометрию диэлектрических и проводящих слоев, рабочего участка интегральной схемы, а другая часть представляет собой выступающие друг из-под друга мйкроучастки контролируемых слоев, образующих рабочий участок, заканчивающиеся торцами, выполненными перпендикулярно подложке и боковым поверхностям плёнок, образующих ступеньки для вышележащих пленок, и позволяющими визуализировать профили травления и толщины пленок на участках, прикрытых на интегральной схеме вышележащими слоями.
SU813231372A 1981-01-04 1981-01-04 Полупроводникова тестова микроструктура дл интегральной схемы SU1044203A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813231372A SU1044203A1 (ru) 1981-01-04 1981-01-04 Полупроводникова тестова микроструктура дл интегральной схемы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813231372A SU1044203A1 (ru) 1981-01-04 1981-01-04 Полупроводникова тестова микроструктура дл интегральной схемы

Publications (1)

Publication Number Publication Date
SU1044203A1 true SU1044203A1 (ru) 1988-04-23

Family

ID=20936945

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813231372A SU1044203A1 (ru) 1981-01-04 1981-01-04 Полупроводникова тестова микроструктура дл интегральной схемы

Country Status (1)

Country Link
SU (1) SU1044203A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2447540C2 (ru) * 2007-04-02 2012-04-10 Санио Электрик Ко., Лтд. Полупроводниковое устройство
RU2569642C1 (ru) * 2014-08-05 2015-11-27 Открытое акционерное общество "Научно-исследовательский институт электронной техники" Способ уменьшения остаточных термомеханических напряжений на границе подложка-металлическое покрытие

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Кармазинский А.Н. Морфологи тестовых структур дл исследовани интегральных схем на МДП - транзисторах. Микроэлектроника, вьт. 7, 1974, с. 121-133. Патент US № 3564354, МКИ 317-235, опублик. 1971. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2447540C2 (ru) * 2007-04-02 2012-04-10 Санио Электрик Ко., Лтд. Полупроводниковое устройство
RU2569642C1 (ru) * 2014-08-05 2015-11-27 Открытое акционерное общество "Научно-исследовательский институт электронной техники" Способ уменьшения остаточных термомеханических напряжений на границе подложка-металлическое покрытие

Similar Documents

Publication Publication Date Title
KR100199240B1 (ko) 반도체 메모리 장치
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
US5874309A (en) Method for monitoring metal corrosion on integrated circuit wafers
SU1044203A1 (ru) Полупроводникова тестова микроструктура дл интегральной схемы
JPS62276552A (ja) パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
CN1189932C (zh) 检视测试区内导电层间电性瑕疵的方法
US4599241A (en) Method for inspecting defects of thin material film
KR100474579B1 (ko) 표면 분석 장치에 사용되는 표준 기판 제작 방법
DE102008046380B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
JP3453793B2 (ja) 半導体装置及びこれを用いたアライメント検査方法
JP2995749B2 (ja) 半導体装置
DE3521891C2 (ru)
TWI708396B (zh) 薄膜電晶體結構及其製作方法
JPH10200071A (ja) 半導体装置及び欠陥検出方法
DE10392273T5 (de) Verfahren zur Reduzierung der Temperaturabhängigkeit eines kapazitiven Sensors und Aufbau eines kapazitiven Sensors
DE102021111094B4 (de) Sensorsystem mit einem mikroelektromechanischen Sensorelement und Verfahren zur Herstellung eines Sensorsystems
CN108172526A (zh) 一种检测多晶硅是否出现短路的检测方法
KR100425859B1 (ko) 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법
JPH0298955A (ja) 半導体装置の製造方法
CN115064590A (zh) 半导体器件的制备方法
KR20040033621A (ko) 반도체 소자의 임계치수 측정방법
JPH01286432A (ja) 絶縁膜の欠陥の検出方法
KR100192578B1 (ko) 비아 저항 체크 패턴 형성 방법
CN118352343A (zh) 半导体测试结构及其测试方法
JPS6329822B2 (ru)