SU1042183A1

SU1042183A1 - Multi-threshold logic element

Info

Publication number: SU1042183A1
Application number: SU823427716A
Authority: SU
Inventors: Игорь Антонинович Пальянов; Михаил Федорович Шакиров; Виктор Ильич Потапов; Ирина Анатольевна Чернакова
Original assignee: Омский политехнический институт
Priority date: 1982-04-16
Filing date: 1982-04-16
Publication date: 1983-09-15

Abstract

МНОГОПОРРГОВЫЙ ЛОГИЧЕСКИЙ v ЭЛЕМЕНТ, содержащий многопороговый дискриминатор и линейный сумматор с парафазным выходом, состо пшй из . входных транзисторов, объединенные: коллекторы которых через первый : резистивный делитель соединены е положительным полюсом источника пи- тани , эмиттер каждого из входных транзисторов через резистор подключ/еЙ к отрицательному ПОЛЮСУ источника , питани и соединен с соответствующим эмиттером мно-гоэмиттерного транзис-;, тора, база которого св зана с источником опорного сигнала, а коллектор через второй резистивный делитель подключен к положительному полюсу источника, питани , о т л и ч а ю щ и и с тем, что, с целью расши-рени функциональных возможностей, он дополнительно.содержит группы из .двух параллельно включенных дис- криминаторов с последовательными порогами срабатывани и многовходовой логический элемент ИЛИ, выход которого подключен к вьоходной клемме многопорогового логического элемента , а Кс1жлый вход соединен с выходом соответствук цей группы -из двух параллельно включенных дискриминаторов , образованных соединением коллекторов двух транзисторов, база первого и эмиттер второго транзисторов подключены к выходам соответствующего резистивного делител , эмиттер первого транзистора подключен к отрицательному полюсу источника питани , база второго транзист ора соеди нена через резистор с положительным г полюсом источника питани , причем дискриминаторы с порогами срабаты (Л . вани , (t, т. MULTI-PORRG LOGICAL v ELEMENT, containing a multi-threshold discriminator and a linear adder with a paraphase output, consists of. input transistors, united: the collectors of which through the first: resistive divider are connected by the positive pole of the power source, the emitter of each of the input transistors through the resistor connected to the negative power source, is connected to the corresponding emitter of the multiple emitter transistor; , the base of which is connected to the source of the reference signal, and the collector is connected via a second resistive divider to the positive pole of the source, power supply, so that, in order to expand It also contains groups of two parallel-connected discriminators with successive thresholds and a multi-input logic element OR, the output of which is connected to the variable terminal of a multi-threshold logic element, and the Ks1fly input is connected to the output of the corresponding group of two parallel connected discriminators formed by connecting the collectors of two transistors, the base of the first and the emitter of the second transistor are connected to the outputs of the corresponding resist an obvious divider, the emitter of the first transistor is connected to the negative pole of the power source, the base of the second transistor is connected via a resistor with a positive g pole of the power source, and the discriminators with srabatas thresholds (L. vani, (t, t.

Description

Изобретение относитс к автоматик и вычислительной технике, в частност к элементам пороговой логики.The invention relates to automation and computing, in particular, to the elements of threshold logic.

Известен многопороговый логический элемент, содержащий линейный сумматор с пр мым и инверсным выходами, подключенный к резистивному делителю, соединенному с многопороговым дискриминатором Г A multithreshold logic element is known, containing a linear adder with direct and inverse outputs, connected to a resistive divider connected to a multithreshold discriminator.

Недостатком этого.элемента вл етс низкое быстродействие, определ емое временем распространени сигнала через цепочку последовательно включенных однопороговых дискрими-. наторов.The disadvantage of this element is the low speed, determined by the time of signal propagation through a chain of series-connected single-threshold discriminative signals. nators.

Наиболее близким по технической сущности к изобретению вл етс многопороговый логический элемент, содержащий многопороговый дискрими«натор и линейный сумматор с парафазным выходом, состо щий из входных транзисторов, объединенные коллекторы которых через первый резистивный делитель соединены с положительным полюсом источника питани , э.миттер Ксокдого из входных транзисторов через резистор, определ ющий вес . входа, подключен к отрицательному полюсу источника питани и соединен с соответствующим эмиттером многоэмиттерного транзистора, база которого св зана с источником опоркого сигнала, а коллектор через второй резистивный делитель подключен к положительному полюсу источника питани . Резисторы цепи, включенной в инверсном выходе линейного с кматора этого элемента рассчитываютс таким образом,iчтобы присоединенные к ним транзист ы срабатывали на второй, четвертый, шестой и т.д., т.е. четные значени порога. Резисторы цепи, включенной в пр мом выходе линейного сумматора , рассчитываютс на нечетные значени порогов. Известно, что поро-; ги срабатывани элемента из инверсной ветви линейного сумматора вычисл ютс по формулеThe closest in technical essence to the invention is a multi-threshold logic element containing a multi-threshold discriminator and a linear adder with a paraphase output, consisting of input transistors, the combined collectors of which are connected through the first resistive divider to the positive pole of the power source, emitter Kocoki from input transistors through a resistor that determines the weight. input, is connected to the negative pole of the power source and is connected to the corresponding emitter of the multiemitter transistor, the base of which is connected to the source of the reference signal, and the collector is connected to the positive pole of the power source through a second resistive divider. The resistors of the circuit included in the inverse of the linear output from the kmator of this element are calculated in such a way that the transistors connected to them operate on the second, fourth, sixth, etc., i.e. even threshold values. The resistors of the circuit included in the forward output of the linear adder are calculated at odd threshold values. It is known that poro-; the gi of the response of the element from the inverse branch of the linear adder is calculated by the formula

V V

(1)(one)

де ш - вес 1-го входа элемента; 50 Т: - значение порога,, полученное по формальному а го . ритму синтеза многопорого- вого логического элемента.de w - weight of the 1st entry of the element; 50 T: - the threshold value ,, derived from the formal a go. the rhythm of the synthesis of a multi-priced logic element.

Анализ формулы (1 ) показывает, 55 то четные пороги, величина которых.Analysis of the formula (1) shows, 55 then even thresholds, the magnitude of which.

пP

ULcoj+l удовлетвор ет условию . ULcoj + l satisfies the condition.

i 2 i 2

уменьшаютс , по сравнению с полу- 60 ченными в результате формгшьного синтеза, а все остальные пороги с четными номерги и увеличиваютс t2.are reduced in comparison with those obtained as a result of the synthesis, and all other thresholds with even numbers and t2 are increased.

Однако данный элемент позвол ет {Реализовать только те переключа-65However, this element allows {Implement only those switch-65

тельные функции, которым соответствуют полученные в результате формального синтеза нечетные пороги, не превышающие величины 5 и пере-г считанные по формуле (1 ) пороги с четными номерами, значени которых также не должны превышать 5. Например, с помощью подобного элемента нельз реализовать функцию f (х.х-. . . ,xg) . .5)xg, дл которой определенные в результате формального синтеза веса и пороги body functions, which correspond to odd thresholds obtained as a result of formal synthesis, not exceeding 5 and re-calculated by formula (1) with even-numbered thresholds, the values of which also should not exceed 5. For example, using this element it is impossible to implement the function f (x.x-..., xg). .5) xg, for which weights and thresholds determined as a result of formal synthesis

rUJj... «} равны: шrUJj ... "} are equal: w

4, four,

3, Т, 3, T,

2, 2,

1, т 8. 1, t 8.

Это 7, Т, 6,These are 7, t, 6,

Т5 5,T5 5,

объ сн етс тем, что нечетный порог Т-, 5 и пересчитанный четный порог f также больше 5. Указанный недостаток сужает функциональные воз1«южности многопорогового логического элемента вследствие ограничени числа переключательных функций,которые можно реализовать одним элементомThis is due to the fact that the odd threshold T-, 5 and the recalculated even threshold f is also greater than 5. This disadvantage narrows the functional possibilities of the south of the multithreshold logic element due to the limitation of the number of switching functions that can be realized by one element

Цель изобретени - расширение функциональных возможностей.The purpose of the invention is to expand the functionality.

поставленна цель достигаетс . тем, что в многопороговый логичегский элемент, содержащий.многопороговый дискриминатор и линейный сумматор с парафазным выходом, состо щий из входных транзисторов, объединенные коллекторы которых через первый резистивный делитель соединешл с положительным полюсом источника питани , эмиттер каждого из входных транзисторов через резистор подключен к отрицательному полюсу .источника питани и соединен с согответствующим эмиттером многоэмиттерного транзистора, база которого св зана с источником опорного сигнала , а коллектор через второй резистивный делитель подключен к положительному полюсу источника питани , введены группы из двух параллельно включенных дискриминаторов с последовательными порогами срабатывани и многовходовой логический элемент ИЛИ выход которого подключен к выходной клемме многопороговрго логического элемента, а каждый-вход -соединен с выходом срответствукицей группы из двух параллельно включенных дискриминаторов, образованных соединением коллекторов двух транзисторов , база первого и эмиттер второго транзисторов подключены к выходам.соответствующего резистивного делител , эмиттер первого транзистора подключен к отрицательному полюсу источника питани , база второго транзистора соединена через резистор с положительным,полюсом источника питани , причем дискриминаторы с порогами срабатывани The goal is achieved. By the fact that the emitter of each of the input transistors is connected to the negative pole through a resistor through a first resistor to a multi-threshold logic element containing a multi-threshold discriminator and a linear adder with a paraphase output, the combined collectors of which are connected to the negative pole of the power source through the first resistive divider power supply and is connected to a coherent emitter of a multiemitter transistor, the base of which is connected to the reference source, and the collector is black The second resistive divider is connected to the positive pole of the power source, groups of two parallel-connected discriminators with successive thresholds and a multi-input logic element are introduced OR whose output is connected to the output terminal of a multi-threshold element, and each input is connected to the output of a two-parallel group of two included discriminators formed by connecting the collectors of two transistors, the base of the first and the emitter of the second transistor are connected to you odam.sootvetstvuyuschego resistive divider, the emitter of the first transistor is connected to the negative pole of the power source, the second transistor base is connected via a resistor with positive pole of the power source, and a threshold discriminators

T.dtu,..,}{2, где Т; - значение порога срабатыва . . ни , полученное по формаль ному сшгоритму синтеза мно гопорогового 1огического элемента; вес i -го входа многопорогового логического элемент i 1,,..,п, соединены с выходами первого резистивного делител , а остальные дискриминаторы соединены с выходами вт рого резистивного делител . Изменени в структуре многопорогового логического элемента позвол ют расширить функциональные возможности элемента, поскольку по вл етс возможность уменьшени больших величин порогов как с четными , так и нечетными номерами, за счет Подключени соответствующих дискриминаторов, к резистивному делителю , соединенному с инверсным выходом линейного сумматора. На чертеже приведена принципиальна схема .многопорогового логического элемента. Многопороговый логический элемент содержит линейный сумматор -1 с парафазным выходом, состо щий из входных транзисторов 2, коллекторы которых .объединены и соединены через резистивный делитель из резисторов 3 с положительным полюсом источника 4 питани . Эмиттеры входных транзисторов 2 через резисторы 5, определ ющие веса входов, подключены к отрицательному полюсу источника 6 питани и к эмиттерс1М многоэмиттерного транзистора 7, база которого подключена к клемме источника 8 опорного сигнала , а коллектор через резистивный делитель из резисторов 9 подключен к положительному полюсу источника 4 питани . Точки 10 и 11 каждой гру пы 12 из двух параллельно включенных дискриминаторов на транзисторах 13 и 14 соединены с соответствующим последовательными выходами одного из резистивных делителей из резисто ров 3 или 9. Эмиттер транзистора 13 каждой группы 12 параллельно вклю черных дискриминаторов соединен с отрицательным полюсом 15 источника питани . База транзистора 14 через резистор 16 подключена к положитель ному полюсу 17 источника питани . Объединенные коллекторы транзисторо 13 и 14 образуют выход группы 12 параллельно включенных дискриминато ров, который св зан с одним из входов элемента ИЛИ 18. Выход элемента ИЛИ 18 подсоединён к выходу 19 многопорогового логического элемента. Клем1«1 20 вл ютс входами многопорогового логического элемента. Кажда группа 12, содержаща па1раллельно включенные однопорогоШ1е дискриминаторы с последовательны т значени ми порогов, работает следующим образом. Порог срабатывани однопорогового дискриминатора на транзисторе 13 на меньше порога срабатывани дискриминатора на транзисторе 14. Пусть в рассматриваемой группе 12 пороги срабатывани дискриминаторов составл ют соответственно S и S + 1. Пусть также рассматриваема группа 12 параллельно включенных дискриминаторов соединена с резистивным делителем , подключенным к пр мому выходу линейного сумматора 1. Если дл комбинации двоичных сигналов, поступивших на клеммы 20 линейного сумматора 1, выполн етс условие - - ; lIlx. то ток, протекающий ; V через резистивный делитель, включенный в пр мую ветвь линейного сумматора 1, создает в точках 11 и .10 падени напр жени , которые не вызывают срабатывани дискриминатора на транзисторах .13 и 14 с порогами S и S + 1.. При этом эмиттерный переход транзистора 14 заперт и ток от положительного полюса 17 источника питани через резистор 16 и коллек- . торный переход транзистора 14 по .ступает через открытый транзистор 13 к отрицательному полюсу 15 источнй- . ка питани . На выходе рассматриваемой группы 12 присутствует низкий уровень напр жени , соответствующей логическому нулю. Если выходной набор переменных многопороговогр эле I мента удовлетвор ет условию J y,j,-g то через резис.тивный делитель, . включеннйй в цепь пр мого выхода линейного сумматора, протекает ток, больший тока дл комбинации входных -Переменных, удовлетвор кжщй условию и .u).iS. приводит к понижеir1 . н1ий потенциалов в точках 10 и 11 резистивного делител и срабатыванию дискриминатора с порогом S, Транзистор 13 рассматриваемой группы 12 параллельно включенйых дискриминаторов закрываетс , и на ее выходе . устанавливаетс уровень Нё1пр жени|(, соответствующий логической единице. -Если дл входного набора много- ,, порогового логического элемента.со-, П; , блюдаётс условие IZKio-7/s+-ffoi потенциал в точке 10 резистивного делител понижаетс до величины, до- . статочной дл с| абатывани дискрн- , минатора с порогом S + 1. Прн этом эмиттерный переход транзистора 14 рассматриваемой группы 12 отпираетс и ток, протекающий от положительно полюса 17 источника питани через резистор 16, переключаетс в цепь эистивного делител , подключенного к пр мому выходу линейного сумматора 1. На выходе группы 12 параллель но включенных дискриминаторов с порогами S и S + 1 устанавливаетс низкий уровень напр жени , соответствующий логическому нулю. Рассмотрим работу многопоро оного логического элемента на примере элемента, реализующего функцию Mxj, X2,...,xg) , .©Xg. Значени весов входов и порогов дл регшиэации функции нечетности, полученные по формальному гшгоритму синтеза мчогопорогового логичеси (0 ского элемента, равны Ij Т, 1, Т2 2, . . . , Тд Многопороговый логический элемен дл реализации заданной переключа .тельной функции должен иметь тот же набор весов входов и) 2 tJLg 1. Пороги срабатывани дискриминаторов , подключенных к резистивному делителю, включенному в пр мую ветвь линейного сумматора, равны Т 1, Т 2, Т 3 3, Т4 4. Пороги срабатывани дискриминаторов , подключенных к резистивному делителю, включенному в инверсную ветвь сумматора, пересчитываютс по формуле (1) и равны Ту 4, Т 3, т; 2,. Т 1. Ток в цепи пр мого (инверсного) выхода линейного сумматора 1 пропор ционсшен числу входных переменных элемента, равных единице (нулю). Пусть на клемкы 20 линейного сум матора 1 подан набор переменных. It удбвлетвор юлшй условию ). х-ю-«О В этом случае все транзисторы 2 за крыты и потенциалы точек 10 и 11 делител из резисторов 3 равны погенцигшу положительного полюса источника 4 питани . Ни один из дис1$риминаторов , подключенный к резисторам 3, не срабатывает, и на выходах групп 12 параллельно включенных однопоро- . грвых дискриминаторов с порогами T и Т,; Tj и Т устанавливаетс уровень логического нул . В цепи коллектора многоэмиттер- ного транзистора 7 протекает ток, значениекоторого соответствует восьмк переменным, равным нулю. При этом в точках 10 и 11 делител из резисторов 9 устанавливаютс низкие уровни напр жени , привод щие к срабатыванию всех дискриминаторов с порогами , т1, Т, Тп. на выходах 5 е 7 соответствующих групп 12 параллельно включенных дискриминаторов также устанавливаютс низкие уровни напр жени , что приводит к по влению сигнала логического нул на выходе 19 многопорогового логического элемента. Если на одной из клемм 20 линейного сумматора 1 присутствует единичное значение входной переменной/ а на,остальных нулевые, то в цепи пр мого выхода линейного сумматора протекает ток, определ емый одним единичным значением входной переменной , в цепи инверсного выхода - ток, пропорциональный смеси значени м нулевых переменных. В этом случае срабатывает дискриминатор с порогом Т, подключенный к пр мому выходу линейного сумматора, и все дискриминаторы, подключенные к инверсному выходу. На одном из входов элемента ИЛИ 18 по вл етс сигнал логической единицы , который определ ет единичное значение выходной функции многопорогового логического элемента. Аналогичным образом работает многопороговый элемент и при других комбинаци х входных сигналов. Значени логических сигналов на выходах групп 12 параллельно включенных дискриминаторов, а также значени функции, реализуемой элементом, в зависимости от комбинаций входных сигналов, приведены в таблице.T.dtu, ..,} {2, where T; - threshold value is triggered. . nor, obtained according to the formal combination of the synthesis of the multi-threshold logical element; the weight of the i-th input of the multithreshold logic element i 1 ,, .., п, is connected to the outputs of the first resistive divider, and the remaining discriminators are connected to the outputs of the second resistive divider. Changes in the structure of the multithreshold logic element allow the functionality of the element to be expanded, since it is possible to reduce large thresholds with both even and odd numbers by connecting appropriate discriminators to a resistive divider connected to the inverse output of the linear adder. The drawing shows a schematic diagram of a multi-threshold logic element. The multithreshold logic element contains a linear adder -1 with a paraphase output, consisting of input transistors 2, the collectors of which are connected and connected via a resistive divider of resistors 3 to the positive pole of the power supply 4. The emitters of the input transistors 2 through the resistors 5, determining the weights of the inputs, are connected to the negative pole of the power supply 6 and to the emitters1M of the multi-emitter transistor 7, the base of which is connected to the terminal of the source 8 of the reference signal, and the collector is connected to the positive pole of the source through the resistor 9 4 meals. Points 10 and 11 of each group 12 of two parallel-connected discriminators on transistors 13 and 14 are connected to the corresponding serial outputs of one of the resistive dividers from resistors 3 or 9. The emitter of transistor 13 of each group 12 is connected in parallel with the black discriminators to the negative pole 15 of the source nutrition The base of the transistor 14 is connected via a resistor 16 to the positive pole 17 of the power supply. The combined collectors of the transistor 13 and 14 form the output of a group of 12 parallel-connected discriminators, which is connected to one of the inputs of the OR 18 element. The output of the OR element 18 is connected to the output 19 of the multithreshold logic element. Clem1-120 are the inputs of a multi-threshold logic element. Each group 12, containing parallel-connected single-cost discriminators with successive threshold values, works as follows. The threshold of the single-threshold discriminator on the transistor 13 is less than the threshold of the discriminator on the transistor 14. Suppose in the considered group 12 the thresholds of the discriminator are respectively S and S + 1. Let also the considered group 12 of parallel-connected discriminators connected to a resistive divider connected to the direct the output of the linear adder 1. If the combination of binary signals received at the terminals 20 of the linear adder 1, the condition - -; lIlx. then the current flowing; V through a resistive divider connected to the forward branch of the linear adder 1 creates, at points 11 and .10, voltage drops that do not cause the discriminator to operate on transistors .13 and 14 with thresholds S and S + 1. In this case, the emitter junction of the transistor 14 is locked and the current from the positive pole 17 of the power supply through the resistor 16 and the collector. the torus junction of the transistor 14 passes through the open transistor 13 to the negative pole 15 of the source. food At the output of the considered group 12, there is a low voltage level corresponding to a logical zero. If the output variable set of a multi-threshold element of the first ment satisfies the condition J y, j, -g then through the resistive divisor,. included in the direct output circuit of the linear adder, a current flows greater than the current for the combination of input-variables, satisfies the existing condition and .u) .iS. leads to lower 1. The potentials at points 10 and 11 of the resistive divider and the operation of the discriminator with a threshold S, the transistor 13 of the considered group 12 in parallel with the discriminator is closed, and at its output. sets the level of Ne1pr | | (, corresponding to the logical unit. -If for the input set of the multi-, threshold logic element.co-, P ;, the condition IZKio-7 / s + -ffoi is observed, the potential at the point 10 of the resistive divider decreases to The emitter junction of the transistor 14 of the considered group 12 is unlocked and the current flowing from the positive pole 17 of the power supply through the resistor 16 is switched to the circuit of the eistive divider connected to the circuit. my exit 1. Adapter 1. At the output of a group of 12 parallel-connected discriminators with thresholds S and S + 1, a low voltage level corresponding to a logical zero is set. Consider the operation of a multipore logical element using the example of an element implementing the function Mxj, X2, ..., xg ). © Xg. The values of the weights of the inputs and thresholds for registering the oddness function, obtained from the formal synthesis algorithm of the threshold logic (0th element equal Ij T, 1, T2 2..., Td). The multithreshold logical element must have the same set of weights for inputs and) 2 tJLg 1. The thresholds for the operation of discriminators connected to a resistive divider connected to the forward branch of the linear adder are T 1, T 2, T 3 3, T4 4. The thresholds for the operation of discriminators connected to a resistive divider, Turning in inverse branch adder pereschityvayuts by the formula (1) and equal to Tu 4, T 3, T; 2 ,. T 1. The current in the circuit of the direct (inverse) output of the linear adder 1 is proportional to the number of input variable elements equal to one (zero). Let a set of variables be fed to the terminals of linear matrix 1. It is suitable for conditions). xy-o In this case, all transistors 2 are covered and the potentials of points 10 and 11 of the divider of resistors 3 are equal to the potential of the positive pole of the power supply 4. None of the discriminators connected to the resistors 3, does not work, and at the outputs of groups of 12 parallel-connected ones, they are one-port. groovy discriminators with thresholds T and T; Tj and T is set to a logical zero level. A current flows in the collector circuit of the multi-emitter transistor 7, the value of which corresponds to eight variables, equal to zero. At the same time, at the points 10 and 11 of the divider from resistors 9, low voltage levels are set, which lead to the operation of all discriminators with thresholds, p1, T, Tn. Low voltage levels are also set at the outputs 5 e 7 of the respective groups 12 of parallel-connected discriminators, which leads to the appearance of a logic zero signal at the output 19 of the multithreshold logic element. If on one of the terminals 20 of linear adder 1 there is a single value of the input variable / a on, the others are zero, then a current flowing through the linear output of the linear adder, defined by one single value of the input variable, is in the inverse output circuit proportional to the mixture m zero variables. In this case, the discriminator is triggered with a threshold T connected to the forward output of the linear adder and all the discriminators connected to the inverse output. At one of the inputs of the element OR 18, a signal of a logical unit appears, which determines the single value of the output function of the multithreshold logic element. The multithreshold element works in a similar way with other combinations of input signals. The values of logical signals at the outputs of groups 12 of parallel-connected discriminators, as well as the values of the function implemented by the element, depending on the combinations of input signals, are given in the table.

5 4 35 4 3

ОABOUT

О ОOh oh

ОABOUT

О О ОLTD

О 1About 1

Продолжение таблицыTable continuation

Claims

. (57) MULTI-THREAD LOGIC. An element containing a multi-threshold discriminator and a linear adder with a paraphase output, consisting of input transistors, the combined collectors of which are connected to the positive pole of the power source through the first resistive divider, the emitter of each of the input transistors is connected to the negative pole of the power source and connected to the corresponding emitter emitter transformer / torus, whose base is connected to the reference signal source, and the collector is connected to the second resistive divider to the positive pole of the source, power supply, and the fact that, in order to expand the functionality, it additionally contains groups and? Two parallel-connected discriminators with successive thresholds and a multi-input logic element OR, the output of which is connected to the output terminal of the multi-threshold logic element, and each input is connected to the output of the corresponding group of two parallel-connected discriminators formed by connecting the collectors of two transistors, the base of the first and the emitter of the second transistors are connected to the outputs of the corresponding resistive divider, the emitter of the first transistor is connected to -.

to the negative pole of the power source, the base of the second transistor is connected through a resistor to the positive pole of the power source, and discriminators with thresholds are triggered. vania '.

m _< 4 (£ ζω. + 1) / 2;

^J i = 1 *.

where tj is the value of the response threshold ’obtained by the formal algorithm for the synthesis of a multi-threshold logic element;

ujj is the weight of the ϊth input of a multi-threshold logic element;

1 - l, ..., ti are connected to the outputs of the first resistive divider, and the remaining discriminators are connected to the outputs of the second resistive divider.