SU388257A1

SU388257A1 -

Info

Publication number: SU388257A1
Application number: SU1471751A
Authority: SU
Priority date: 1970-07-27
Filing date: 1970-07-27
Publication date: 1973-06-22

Description

УСТРОЙСТВО дл СРАВНЕНИЯ двоичных ЧИСЕЛDEVICE FOR COMPARING Binary NUMBERS

1one

Изобретение относитс к автоматическим вычислительным устройствам дискретного типа , которые примен ютс в .различных област х автоматики .и приборостроени .The invention relates to discrete type automatic computing devices that are used in various fields of automation and instrumentation.

В общем случае задача сравнени двух чисел , или кодов, А к В включает в себ три частных случа : , или . На практике устройство сравнени чаще всего решает задачу определени услови А .In the general case, the task of comparing two numbers, or codes, A to B, includes three special cases:, or. In practice, the comparison device most often solves the problem of determining the condition A.

Устройства дл сравнени двух многоразр дных кодов известны, однако все они, как правило, требуют представлени сравниваемых кодов в пр мой и инверсной форме.Devices for comparing two multi-bit codes are known, but all of them, as a rule, require the presentation of the compared codes in direct and inverse form.

Цель изобретени - обеспечение сравнени двух многоразр дных чисел, когда сравниваемые числа представлены только пр мым -кодом, а также упрощение схемы устройства, повыщение ее надежности, обеспечение возможности реализации ее на выпускаемых промышленностью логических и функциональных элементах любой серии.The purpose of the invention is to provide a comparison of two multi-digit numbers, when the compared numbers are represented only by the direct code, as well as simplifying the circuit of the device, increasing its reliability, ensuring the possibility of its realization on the industrial logic and functional elements of any series.

Цель достигаетс тем, что каждому разр ду сравниваемых чисел соответствует по два элемента «ИЛИ-НЕ (каждый одному из сравниваемых кодов), выход одного из которых через элемент «ИЛИ подключен к общей выходной шине, а выход другого - к входам тех из элементов «ИЛИ-НЕ младших разр дов , выходы которых подключены через диод к общей выходной шине. Сигнал от каждого из разр дов сравниваемых чисел поступает на вход соответствующего коду элемента «ИЛИ-НЕ непосредственно, а через диод - на выход другого элемента «ИЛИ-НЕ этого же разр да.The goal is achieved by the fact that each bit of the compared numbers corresponds to two elements "OR-NOT (each to one of the compared codes), the output of one of which through the element" OR is connected to the common output bus, and the output of the other - to the inputs of those of the elements " OR NOT junior bits, the outputs of which are connected via a diode to a common output bus. The signal from each of the bits of the compared numbers is fed to the input of the corresponding element of the OR-NOT directly code, and through the diode to the output of another element of the OR-NOT of the same bit.

На фиг. 1 показана принципиальна электрическа схема соединени элементов дл сравнени знаков одного разр да сравниваемых чисел, на фиг. 2 - схема включени этих же элементов при сравнении двух многоразр дных чисел.FIG. Figure 1 shows an electrical circuit diagram of the connection of elements for comparing the characters of one bit of the numbers being compared, FIG. 2 is a diagram of the inclusion of these elements when comparing two multi-digit numbers.

Схема дл сравнени знаков одного разр да сравниваемых чисел (фиг. 1) состоит изThe scheme for comparing the characters of one bit of the compared numbers (Fig. 1) consists of

двух логических элементов «ИЛИ-НЕ 1 и 2 на транзисторах Ti и TZ, каждый из которых соответствует одному из сравниваемых кодов. Входной сигнал t-ro разр да каждого из кодов Л и В поступает на вход соответствующего этому коду элемента «ИЛИ-НЕ непосредственно , а через диод Д1 (Д) - на выход элемента «ИЛИ-НЕ, соответствующего сравниваемому коду. Диоды в схеме подключены катодом к выходным клеммам элементов «ИЛИ-НЕ.two logical elements "OR-NOT 1 and 2 on the transistors Ti and TZ, each of which corresponds to one of the compared codes. The input signal t-ro bit of each of the L and B codes is fed to the input of the element OR OR NOT directly corresponding to this code, and through the diode D1 (D) to the output of the element OR OR NOT corresponding to the compared code. The diodes in the circuit are connected by the cathode to the output terminals of the elements “OR NOT.

Все элементы «ИЛИ-НЕ работают одинаково . Если на входе элемента имеетс напр жение отрицательной пол рности, что соответствует единице в сравниваемом разр деAll elements “OR DO NOT work in the same way. If the input element has a negative polarity voltage, which corresponds to unity in the compared discharge

соот1вет1ствующего этаму элементу кода, тоcorresponding to the code element, then

потенциал его выходной клеммы практически равен нулю независимо от сигнала, поступающего на анод подключенного к ней диода. Если же на входе элемента напр жение отрицательной пол рности отсутствует (нуль в сравниваемом разр де), то потенциал выходной клеммы определ етс напр жением, приложенным к аноду подключенного к ней диода и практически равен этому напр жению.the potential of its output terminal is almost zero regardless of the signal fed to the anode of the diode connected to it. If the negative polarity voltage is not present at the input of the element (zero in the compared discharge), then the potential of the output terminal is determined by the voltage applied to the anode of the diode connected to it and is almost equal to this voltage.

Если сигналы, соответствующие сравниваемым разр дам двух кодов, обозначить соответственно через Ai и 5,, а сигналы на выходах соответствующих им элементов «ИЛИ- НЕ через J,- и У,, то работу схемы дл сравнени знаков одного разр да сравниваемых чисел можно иллюстрировать следующей таблицей истинных состо ний:If the signals corresponding to the compared bits of the two codes, denote by Ai and 5, respectively, and the signals at the outputs of the corresponding elements “OR — NOT by J, - and Y ,, then the operation of the circuit for comparing the signs of one bit of the compared numbers can be illustrated The following table of true states:

Таким образом, каждый из элементов «ИЛИ-НЕ различает условие (А{ iBi при перемене точек подключени сигналов сравниваемых кодов) ,и . Вс схема сравнени знаков одного разр да (фиг. 1) различает все частные случаи: (отрицательный потенциал на выходе г), (отрицательный потенциал на выходе Yi) и (Потенциалы на обеих выходных клеммах .равны нулю).Thus, each of the elements "OR-NOT distinguishes the condition (A {iBi when changing the connection points of the signals of the compared codes), and. The whole comparison circuit of single-digit signs (Fig. 1) distinguishes all special cases: (negative potential at output g), (negative potential at output Yi) and (Potentials at both output terminals are equal to zero).

Тот факт, что на разных выходах схемы при разном состо нии сравниваемых величин потенциалы разные, а при равенстве величин они независимо от вида входных сигналов не мен ютс , позвол ет использовать .схему фиг. 1 как элементарную чейку дл создани устройств параллельного сравнени разр дов многоразр дных кодов. При этом один из выходов используют дл формировани сигнала результата сравнени ( или ), а другой - дл формировани сигнала преобладани старшего разр да над младшим.The fact that the potentials are different at different outputs of the circuit with different states of the compared values, and with equal values, regardless of the type of input signals, does not allow the use of the circuit in FIG. 1 as an elementary cell for creating devices for parallel comparison of bits of multi-bit codes. In this case, one of the outputs is used to form a signal of the result of the comparison (or), and the other is used to form a signal of the predominance of the higher bit over the younger.

Схема устройства дл сравнени двух двоичных чисел (в частности, четырехразр дных) показана на фиг. 2. Сравнение знаков всех разр дов сравниваемых чисел происходит одновременно , но результат сравнени определ етс результатом сравнени старших разр дов , а при их равенстве - более младших и т. д.A diagram of a device for comparing two binary numbers (in particular, four-bit ones) is shown in FIG. 2. Comparison of the signs of all bits of the compared numbers occurs simultaneously, but the result of the comparison is determined by the result of the comparison of the higher bits, and if they are equal, the younger ones, and so on.

Устройство состоит из элементов «ИЛИ- НЕ 1-8, диодов Д, схемы «ИЛИ 9.The device consists of the elements “OR — NOT 1–8, diodes D, circuits“ OR 9.

Один из выходов элементов «ИЛИ-НЕ каждой из схем сравнени знаков одного разр да через элемент «ИЛИ 9 подключен к общей выходной шине, а выход другого из элементов «ИЛИ-НЕ тех же схем - к входам всех тех элементов «ИЛИ-НЕ младщих разр дов , выходы которых через элемент «ИЛИ подключены к общей выходной шине. Все диоды в схеме своим катодом соединены с выходной клеммой соответствующего элемента «ИЛИ-НЕ.One of the outputs of the elements “OR NOT NOT of each of the comparison schemes of single digits through the element OR 9 is connected to a common output bus, and the output of the other one of the elements OR of the same schemes is connected to the inputs of all those elements OR NO bits, the outputs of which through the element "OR connected to a common output bus. All diodes in the circuit with their cathode are connected to the output terminal of the corresponding element “OR NOT.

При работе схемы все входные сигналы подаютс иа соответствующие входы одновременно , и сравнение их происходит параллельно во времени.During the operation of the circuit, all input signals are supplied to the corresponding inputs simultaneously, and their comparison occurs parallel in time.

Если код А равен коду В, то на выходах всех элементов «ИЛИ-НЕ схемы имеетс ноль. Сигналы от старших сравниваемых разр дов к младшим не поступают, и, следовательно ,. схемы сравнени всех разр дов работают независимо одна от другой; напр жение на общей выходной клемме отсутствует. Если коды Л и jB не равны и А меньше Д а i-й разр д - старший разр д, в котором имеетс это неравенство, то на всех выходахIf code A is equal to code B, then at the outputs of all the elements of the OR-NOT circuit there is zero. Signals from the higher compared bits to the younger ones are not received, and, therefore,. Comparison schemes for all bits work independently of each other; There is no voltage at the common output terminal. If codes L and jB are not equal and A is less than D and the i-th bit is the highest bit in which this inequality exists, then at all outputs

элементов «ИЛИ-НЕ разр дов старше i-ro напр жение равно нулю и на вход t-ro разр да со старших разр дов сигнал не поступает. Выходное напр жение на выходе Xi элемента «ИЛИ-НЕ, соответствующего коду Л в этом“OR-NO bit older than i-ro voltage is zero, and no signal is received at the t-ro bit input from higher bits. The output voltage at the output Xi of the element "OR NOT, corresponding to the code L in this

разр де, также равно нулю, а на выходе У элемента «ИЛИ-НЕ, соответствующего коду В в этом разр де, имеетс сигнал в виде напр жени отрицательной пол рности. Этот сигнал поступает на входы всех элементовThe discharge is also zero, and the output of the element "OR-NOT corresponding to code B in this discharge" has a signal in the form of negative polarity voltage. This signal goes to the inputs of all elements.

«ИЛИ-НЕ младщих разр дов, соединенных с общей выходной шиной, в результате чего сигнал на их выходах также равен нулю независимо от состо ни знаков сравниваемых чисел в этих разр дах. В результате на общей“OR NOT junior bits connected to a common output bus, as a result of which the signal at their outputs is also zero, regardless of the state of the signs of the compared numbers in these bits. As a result, the total

выходной шине устройства напр жение в этом случае отсутствует.The output bus voltage of the device is absent in this case.

Если же код Л в i-м разр де не меньше, как в предыдущем случае, а больше кода В, то выходное напр жение на выходе А этогоразр да отрицательно и через элемент «ИЛИ У поступает на общую выходную шину устройства . На выходе Yi сигнал в этом случае отсутствует , поэтому если в (i-1)-м разр де код Л также больше кода В, то и от этого разр да на общую выходную шину поступает, отрицательное напр жение и т. д. В результате на общем выходе по вл етс отрицательное напр жение. Таким образом, при сравнении двух кодов на выходе предлагаемого устройства имеетс сигнал в виде напр жени отрицательной пол рности только в том случае, если КОД Л больше кода В. При равенстве этих кодов или в Случае, когда код Л меньше кода В, напр жение на выходе устройстваIf the code L in the i-th discharge is not less, as in the previous case, but more than code B, then the output voltage at output A of this discharge is negative and through the element "OR Y" goes to the common output bus of the device. In this case, there is no signal at the output Yi, so if the code L is also greater than code B in the (i-1) -th bit, then this voltage also receives a negative voltage on the common output bus, etc. As a result a negative voltage appears at the common output. Thus, when comparing two codes at the output of the device, there is a signal in the form of negative polarity voltage only if CODE L is greater than code B. If these codes are equal or in the case when code L is less than code B, the voltage is device output

равно нулю.equals zero.

Достоинством схемы вл етс работа всех ее элементов в ключевом режиме, что повышает ее надежность и исключает какие-либо операции настройки при монтаже.The advantage of the scheme is the operation of all its elements in the key mode, which increases its reliability and eliminates any adjustment operations during installation.

Схема может быть легко собрана на логических элементах любой промышленной серии, например на элементах типа «Тропа, «Логика , «Спектр и т. д., а также может бытьThe scheme can be easily assembled on the logical elements of any industrial series, for example, on elements such as "Path," Logic, "Spectrum, etc., and can also be

выполнена на интегральных схемах.performed on integrated circuits.