Изобретение относитс к специализированным средствам автоматики и вычислительной техники, предназначенным дл определени веро тностных характеристик случайных процессов, например в океанологии, технике св зи , метеорологии. Известен анализатор амплитудных распределений, содержащий последовательно соединенные аналбго-.цифровой преобразователь, .адресный дешифратор блок пам ти, сумматор, выход которого соединен с информационным входом блока пам ти, а управ.ц/гющий вход с выходом блока выбора оценки 1. Основной недостаток анализатора исследование только сгацио,нарных сиг налов и при фиксированном начале интервала анализа. Наиболее близким по тех-нической сущности к изобретению вл етс анализатор амплитудных распределений, содержащий аналого-цифровой преобра зователь,, соединенный с адресным-вхо дом блока пам ти, информационный выход и вход которого подключ ен соответственно к входу, и выходу регистра (реверсивного счетчика) , а. управл ющие входы регистра и блока пам ти подключены к выходам таксирующего блока 2, . , существенным недостатком этого анализатора также вл етс жест- кий режим обработки на фиксированном интервале анализа, т.е. исследование определенных реализаций сигнала , что возможно только дл сигналов стационарного- типа/ а зто существенно ограничивает возможности их использовани дл многих экспериментов ввиду необходигу1ости сложных предвари тельных преобразований (стационаризации ) сигналов. Цель изобретени - расширение фун цйональных возможностей за счет, обес печени возможности анализа нестационарных случайных сигналов, Поставленна, цель .достигаетс тем что в анализаторе амплитудных распре делений, содерл ащем аналого-цифровой преобразователь, вход которого вл етс входом анализатора, реверсивной счетчик, выход которого соединен с информационным входом блока пам ти, выход последнего соединен с информационным входом реверсивного счетчика и вл етс выходом анализатора, введены элементы задержки, элемент ИЛИ, триггер и когу мутатор, первый информационный вход которого объединен с входом первого элемента задерж ки и подключен к информационному вйходу а 1алого-цифрового преобразова-гел , тактовый выход которого соеди-нен непосредственно с первыми входами элемента ИЛИ и триггера, а через второй элемент задержки - с вторыми входами элемента ИЛИ и триггера-, выходы которого подключены соответственно к входам вычитани и сложени реверсивного счетчика и к первому и второму управл ющим входам-коммутатора , второй информационный вход которого соединен с выходом первого , элемента-задержки, выход элемента ИЛИ подключен -к управ-л ющим входам реверсивного счетчикд и блока пам ти , адресный вход которого срединен с.выходом коммутатора. .За счет введени новых узлов и новых св зей мевду ними достигаетс выполнение йовой последовательности опе.раций Считывание - Запись в блоке пам ти и операций Сложение - Вычитание в реверсивном счетчике, что позвол ет реализовать обработку .на скольз щем интервале. Это существенно расшир ет возможно.сти анализа различных классов сигналов - стационарных, локально-стацио .нарных и нестационарных, т .е. значительно увеличиваютс области вбзможности использовани анализатора как самосто тельного прибора, так и дл работы в составе измерительно-вычислительных комплексов.. На фиг. 1 представлена структурна сх.ема-предлагаемого анализатора; на фиг. 2 - иллюстраци особенностей вычислени j скольз щих оце.нок плотности распределени амплитуд при использовании скольз щего временного окна. Анализатор ,тудных распределений содержит аналого-цифровой преобразователь 1, информационный и тактовый выходы которого соединены с входами соответственно первого и второго :элементов 2 и 3 задержки, комму-татор 4, блок 5 пам ти, адресный вход которого соединен с выходом комму тато.ра 4 , реверсивный счетчик б, элемент ИЛИ .7 и триггер 8. Ана,лиэатор раб9тает следующим образом . Исследуемый случайный сигнал пОда-. етс на вход аналого-цифрового преобразовател 1 , в котором преобразует- .. с в последовательный цифр.оврй р д отсчетов с заданным временным шагом ДЪ (фиг.- 2). Цифровые отсчеты с информационного выхода аналого-цифрового преобразовател 1 поступают непосредственно на первый вход коммутатора 4 и через элемент 2 задержки-- на второй вход коммутатора 4. При этом импульс сопровождени кода (сигнал о конце очередного преобразовани аналогового напр жени в код ) с тактового вьдхода аналого-цифрового преобразова.тел 1 поступает непосредственно на первые входы элемента ИЛИ 7 и триггера 8, а через второй элемент 3 задержки - на их вторые входы. Первый незадержанный т&ктовый импульс сопровождени устанавливает триггер 8 в такое состо ние, при котором на его, например, первом выходе формируетс потенциал логичесЭтот потенциал устанавли вает коммутатор 4 в состо ние, при котором открыт егопервы 5 вход,-а в реверсивном счетчике 6 установлен режцм Сложение. Цифровой код с выхода к рммутатора 4поступает на адресный вход блока 5пам ти, йызывает содержимое соответствующей чейки, которое подаетс в реверсивный счетчик 6. При этом a управл ющий вход реверсивного счётчика, б через элемент ИЛИ 7. поступает тактовый импульс сопровождени кода, по которому к коду в реверсивном счетчике 7 добавл етс еди . ница-младшего разр да,, а результат .считываетс на информационный вход /блока 5 пам ти и записываетс вту же чейку Пр1м ти.. Указанна последовательность операций произв.одитс при каждом такте преобразо.вани аналог/код до того, момента времени, когда из элемента 2 задержки поступ т цифровые ко ды , а из элемента 3 задержки поступ т задержанные , тактовые импульсы-сопровож дени . При этом каждый задержанный импульс сопровождени -устанавливает потенциал логической на втором выходе триггера 8, за счет чего переключаетс коммутатор 4,-а в реверсивном счетчике б устанавливаетс ре Вычитание - За.тем аналогично производитс кор ректировка-содержимого считьшаемой чейки блока 5 пам ти. Скольз ща оценка амплитудных распределений )(, дл заданного интервала анализа (i-N),iJ форми руетс путем использовани операции Сложение дл ка сдого вновь посту пающего отсчета из аналого-цифрового преобразовател 1 и операции Вычитание дл каждого отсчета с выхода элемента 2 задержки. Причем врем вы полнени цикла корректировки содержи мого какой-либо чейки блока 5 пам ти определ етс соотношением . . .Ai.. дг 4 -, где лТ - интервал времени дл считывани старой ординаты w,. и новой W в блок 5 пазаписи м ти. ДЛ этого соответствуквдие импульсы в последовательност х задержанных и незадержанных тактовых импульсов сопровождени должны быть сдвинуты относительно друг друга, вследствие чего триггер 8 попеременно fepeз f переключает режимы реверсивного счетчика 6 и входы коммутатора 4. Причем величина задержки ц , задаваема элементом 2 задержки дл цифровыЯ кодов, определ ет величину скольз щего ., временного окна Т а величина задержки тактовых импульсов сопровождени в элементе 3 задери ки ..+ &t:, где N - необходимое количество входных отсчетов, определ емое требуемой точностью вычислени искомых оценок w с учетом характера нестационарнобти-исследуемого сигнала. Пр незадержанному (задержанному) тактовому импульсу сопровождени коДа , поступившему на вход триггера 8, .триггер 8 устанавливает реверсивный счетчик б в режим Сложение (Вычитание и открьшаёт коммутатор 4 по его первому (второму) входу, через который цифровой код поступает на адресный вход блока 5.пам ти и считывает информацию с соответствую-, щейего чейки. Этим же тактовым импульсом сопровожцени , поступившим через элемент ИЛИ 7 на управл ющие входы блока 5 пам ти и реверсивного счетчика б, считанный код записьшаетс в реверсивньай счетчик 6, в котором с этим кодом суммируетс (вычитаетс ) единица младшего разр да, .после чего новый код записываетс в ту же самую чейку блока 5 пам ти..Благодар таРой последовательности микроопераций- обеспечиваетс нова по сравнению с- прототипом вычислительна процедура - вычисление скольз щей оценки амплитудных распределений, что позвол ет исследо-вать не только стационарные сигналы, НО также локально-стационарные и нестационарные . Например это требуетс и р де экспериментов, в которых необходимо обнаружение статистической . неоднородности свойств процессов в услови х их априорной неопредел.енности .. ,The invention relates to specialized automation and computing equipment designed to determine the likelihood characteristics of random processes, such as in oceanology, communication technology, meteorology. The amplitude distribution analyzer is known, which contains a serially connected analog-digital converter, an address decoder of a memory block, an adder whose output is connected to the information input of the memory block, and a control input for the selector of the evaluation unit 1. The main drawback of the analyzer a study of only saglio, narny signals and with a fixed beginning of the analysis interval. The closest to the technical essence of the invention is an amplitude distribution analyzer containing an analog-to-digital converter connected to the address-input of the memory unit, the information output and input of which is connected respectively to the input and the output of the register (reversible counter ) , but. the control inputs of the register and the memory unit are connected to the outputs of the taxing unit 2,. , a significant disadvantage of this analyzer is also a rigid processing mode at a fixed analysis interval, i.e. the study of certain signal implementations, which is possible only for stationary-type / a signals, significantly limits their use for many experiments due to the necessity of complex preliminary transformations (stationary) signals. The purpose of the invention is the expansion of functional capabilities due to the ability of the liver to analyze non-stationary random signals. The goal is achieved by the fact that the amplitude distribution analyzer contains an analog-to-digital converter whose input is the input of the analyzer, a reversible counter whose output is connected to the information input of the memory unit, the output of the latter is connected to the information input of the reversible counter and is the output of the analyzer, the delay elements, the OR element, three are entered a hero and mutator whose first information input is combined with the input of the first delay element and is connected to an information input of a 1-D conversion-gel, the clock output of which is connected directly to the first inputs of the OR element and the trigger, and through the second delay element with the second inputs of the OR element and the trigger-, the outputs of which are connected respectively to the subtraction and addition inputs of the reversible counter and to the first and second control inputs of the switch, the second information input of which is connected ene yield first-delay element, an output of OR-connected n -k councils yuschim inputs schetchikd reversible and the memory unit, the address input of which median s.vyhodom switch. Due to the introduction of new nodes and new connections to me, they achieve the execution of a separate sequence of opera tions Reading - Writing in the memory and operations block Addition - Subtraction in a reversible counter, which allows realizing processing on a sliding interval. This greatly expands the possibility of analyzing various classes of signals — stationary, locally-stationary, and non-stationary, i.e. The areas in which the analyzer can be used both as an independent instrument and for operation as part of measuring and computing complexes are significantly increased. In FIG. 1 shows the structural scheme of the proposed analyzer; in fig. 2 illustrates the features of calculating j sliding amplitude density estimates of an amplitude distribution using a sliding time window. The analyzer contains the analog-digital converter 1, the information and clock outputs of which are connected to the inputs of the first and second, respectively: delay elements 2 and 3, switch 4, memory block 5, the address input of which is connected to the switch output. 4, the reversible counter b, the element OR .7 and the trigger 8. Ana, the interpreter works as follows. Investigated random signal. It is fed to the input of an analog-to-digital converter 1, in which it converts- .. s to a sequential digital number of samples with a given time step Db (Fig. 2). Digital samples from the information output of the analog-digital converter 1 are fed directly to the first input of switch 4 and through element 2 of the delay - to the second input of switch 4. At the same time, the code tracking pulse (signal about the end of the next conversion of analog voltage to code) from the clock output Analog-to-digital converter 1 goes directly to the first inputs of the element OR 7 and trigger 8, and through the second element 3 delays to their second inputs. The first unattended tracking impulse impulse sets the trigger 8 to a state where, for example, a potential is formed at its first output. This potential sets the switch 4 to the state at which its peers 5 are open, -a in the reversing counter 6 is set cutting Addition. The digital code from the output to the switch 4 enters the address input of the 5pam te block, it calls the contents of the corresponding cell, which is fed to the reversible counter 6. At the same time, a control input of the reversing counter, b through the OR 7 element. code in the reverse counter 7 is added one. the junior bit, and the result is read into the information input / memory block 5 and is written in the same cell of the Primus. The specified sequence of operations is performed at each step of conversion of the analog / code up to the point in time when digital delays are received from delay element 2, and delayed signals come from delay element 3, followed by clock pulses. At the same time, each delayed impulse of the follower sets the potential of the logic at the second output of the trigger 8, thereby switching the switch 4, and in the reversing counter b the subtraction is set to Subtraction - In this way, the content of the counted cell of the memory unit 5 is adjusted. A glide estimate of the amplitude distributions) (for a given analysis interval (iN), iJ is formed by using the operation Addition for each new post sample from analog-digital converter 1 and the operation Subtraction for each sample from the output of delay element 2). the execution of the correction cycle of any cell of the memory block 5 is determined by the ratio ... .Ai .. dg 4 -, where LT is the time interval for reading the old ordinate w ,. and the new W in block 5 of the record m. DL of this impulse The s in the sequences of delayed and non-delayed tracking clock pulses must be shifted relative to each other, as a result of which the trigger 8 alternately transmits f switches the modes of the reversible counter 6 and the inputs of the switch 4. Moreover, the value of the delay q defined by the delay element 2 for digital codes determines the value the time window T and the amount of delay of the tracking clock pulses in the element 3 delays ki .. + & t :, where N is the required number of input samples determined by the required accuracy calculating the desired estimates of w, taking into account the nature of the nonstationary-studied signal. If the delayed (delayed) clock of the tracking code is received at the input of the trigger 8, the trigger 8 sets the reversible counter b to the Addition mode (Subtracts the switch 4 through its first (second) input, through which the digital code goes to the address input of block 5 and reads the information from the corresponding cell to the control inputs of memory block 5 and the reversing counter b, the read code is written to the reversing account. Figure 6, in which the unit of the low-order bit is summed up (subtracted), after which the new code is written into the same cell of the memory block 5. Thanks to the new sequence of microoperations - a new computation is provided a rolling estimate of the amplitude distributions, which makes it possible to investigate not only stationary signals, but also locally stationary and non-stationary signals, for example, a number of experiments in which statistical detection is necessary. heterogeneity of the properties of processes under the conditions of their a priori uncertainty ..,