SU1040492A1 - Многоканальный цифровой коррелометр - Google Patents

Abstract

МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ КОРРЕЛОМЕТР, содержащий блок пам ти , информационный вход и информационный выход 1«оторого соединены соответственно с -выходом и первым информационным входом арифметического блока, второй информационный вход которого соединен с выходом блока умножени , регистр адреса, аналого-цифровые преобразователи по числу каналов, информационный выход каждого из которых подключен к информационным входам первого и второго регистров сомножителей своегоканала , а входы  вл ютс  соответствуюадимй входами коррелометра, одноименные выходы регистров сомножителей - всех каналов объединены и подключены соответственно к.первому и второму входам блока умножени , о т л ичающийс  тем, что, с целью . расширени  его функциональных возможностей , за счет одновременного - вычислени  комплекса статистических характеристик по одной реализации 7 случайного процесса, введены регистр данных, блок задани  кода единицы, компаратор, первый и второй коммутаторы , груп.па элементов ИЛИ, первый и второй преобразователи кодов, блок задани  начальных условий, пер-, вый и второй счетчики, блок формировани  адреса и блок посто нной пам ти , выход которого соединен со вторым информационным входом арифметического блока, а вход блока посто н ной пам ти объединен с первым информационным входом первого коммутатора и подключен к выходу арифметического блока, выход первого коммутатора соединен с адресным входом блока пам ти, информационный выход которого соединен с первым входом блока управлени , первый и второй выходы которого соединены соответственно с первым и вторым управл ющими входами арифметического блока, второй (Л вход блока управлени  объединен с управл ющим входом блока формирова1НИЯ адреса и подключен к первому выходу регистра данных, второй выход которого объединен с первым информационным входом второго коммутатора и подключен к первому входу компаратора , выход которого соединен с уп . равл ющим входом второго коммутатора, второй информационный вход которого объединен с вторым входом компаратора , входом блока задани  начальных со условий и подключен к выходу первого преобразовател  кодов вход которого соединен с третьим выходом регистра IsD данных, выход второго коммутатора соединен с входом второго преобразовател  кодов, первый и второй выходы которого соединены соответственно с первым и вторым входами элементов ИЛИ- группы, третий вход которых подключен к выходу первого счетчика, вход которого соединен с выходом блока задани  начальных условий, четвертый вход элементов ИЛИ группы соединен с первым выходом регистра адреса , второй выход которого подключен к второму ин Ьормационному входу первого коммутатора, управл к цнй и тре

Description

тий информационный входы которого подключены соответственно к выходу элементов ИЛИ группы и к выходу блока формировани  адреса, информационный вход которого подключен к выхо:ду второго счетчика, причем управл ющие выходы аналого-цифровых преобразователей всех каналов объединены и подключены- к первому входу блока управлени , третий выход которого соединен с управл ющими входами регистров сомножителей всех каналов, выход блока задани  кода единицы соединен с первым входом блока умножени .

Изобретение относитс  к цифровой электроизмерительной технике и предназначено дл  определени  в реальном масштабе времени одновременно по одной реализации комплекса статистических характеристик случайного процесса: матрицы коррел ционных функций, автокоррел ционных функций взаимно коррел ционных функций, дифференциальных законов распределени  а также дл  определени  по коррел ционным функци м спектральной плотност .и мощности. Изобретение может быть использовано в системах автоматического управлени , технологического контрол , обработки информации и т.д. , .

Известно устройство, содержащее аналого-цифровой преобразователь, блок пам ти, блок оценки характеристик распределени  веро тностей слу чайных величин, первый вход которого подключен к выходу аналого-цифрового преобразовател , а выход - к блоку пам ти, второй вход соединен с первым выходом блока управлени , первый вьгход которого подключен к управл ющему входу аналого-цифрового преобразовател . Кроме того, устройство содержит блок суммировани  Cl

Недостатком  вл етс  то, что устройство не позвол ет одновременно определ ть комплекс статистических характеристик по одной реализации случайного процесса.

Наиболее близким по технической сущности к предлагаемому  вл етс  многоканальный цифровой коррелометр , содержащий блок управлени , выход которого через дешифратор подключен к блоку пам ти, выходом соединенным с сумматором, вход которого подключен к выходу блока умножени , выход сумматора соединен с входом блока пам ти, аналого-цифровые преобразователи по числу каналов, выход каждого из которых подключен к входам регистров сомножителей своего канала, блок выбора сомножителей , ВХОДЫ которого соединены с выходами младших разр дов адресного счетчика, а выходы подклю;чены соответственно к первым входам элемен2

тов и каждого канала, вторые входы которых подключены к выходам соответствующих регистров сомножителей своего канала, а третьи входы объединены и подключены к выходам блока управлени , выходы элементов И объединены и подключены к входам блока умножени .

Блоки элементов И и блок выбора сомножителей можно рассматривать как управл емый коммутатор, который в свою очередь, можно реализовать на регистрах с трем  состо ни ми на выходе, объединив их выходы в группы и подключив к входам блока умножени . Функции сумматора могут быть выполнены арифметическим блоком.

Коррелометр позвол ет в реальном масштабе в.ремени одновременно по одной реализации случайного процесса вычисл ть п коррел ционных функций ( матрицу коррел ционных функций ), где п - число обрабатываемых случайных процессов. Блок пам ти при этом с помощью младших разр дов 5 адресного счетчика делитс  на (секций) по количеству вычисл емых кривых, а старшие разр ды адресного счетчика дел т, каждую зону на m адресов по количеству вычисл емых в каждой кривой ординат 2 и tsj.

Однако указанное устройство не позвол ет определ ть распределение плотности веро тностей и спектральную плотность мощности, т.е. обла- . дает о раниченными функциональными возможност ми. Кроме того, жесткое деление блока пам ти на п секций по m  чеек в каждой секции не позвол ет при изменении числа обрабатываемых процессов оперативно Мен ть число секций и ординат в секции, а также уменьшать число ординат, что часто необходимо при оперативном анализе...

Цель изобретени  - расширение функциональных возможностей многоканального коррелометра за счет одновременного вычислени  кс5мплекса статистических характеристик по одной реализации случайного процесса.

Поставленна  цель достигаетЬ  тем, что в многоканальный цифровой

коррелометр, содержащий блок пам ти информационный вход и информаци6н- ный выход которого соединены соответственно с выходом и первым информационным входом арифметического блока, второй информационный вход которого соединен с выходом блока умножени , регистр адреса, аналогоцифровые преобразователи по числу . каналов, информационный выход каждого из которых подключен к информационным входам первого и второго регистров сомножителей своего канала , а входы  вл ютс  соответствующими входами коррелометра, одноимённые выходы регистров сомножителей всех каналов объединены и подключены соответственно к первому и второму входам блока умножени , введены регистр данных, блок задани  кода единицы компаратор, первый и второй о коммутаторы. Группа элементов ИЛИ, первый и второй преобразователи кодов , блок задани  начальных условий первый и второй счетчики, блок форт мировани  адреса и блок посто нной . пам ти, выход которого соединен со вторым информационным входом арифметического блока, а вход блока посто нной пам ти объединен с первым информационным входом первого коммутатора и подключен к выходу арифметического блока, выход первого коммутатора соединен с адресным входом блока пам ти, информационный выход которого соединен с первым входом блока управлени , первый и второй выходы которого соединены соответственно с первым и вторым управл ющими входами арифметического блока, второй вход блока управлени  объединен с управл ющим входом блока формировани  адреса и подключен к первому выходу регистра данных, второй выход которого объединен с первым информационным входом второго коммутатора и подключен к первому входу компаратора, выход которого соединен с управл ющим входом второго коммутатора, второй информационный вход которого объединен с вторым входбм компаратора, входом блока задани  начальных условий и подключен к выходу первого преобразовател  кодов, вход которого Соединен с третьим выходом регистра данных, выход второго коммутатора соединен с входом второго преобразовател  кодов, первый и второй выхО ды которого сбединены соответственно с первым и вторым входаи н элементов ИЛИ группы, третий вход которых подключен к выходу первого счетчика , вход которого соединен с выхоДсм .Л5лока эгшани  начёшьных условий, четвертый вход элементов ИЛИ группы Соединен с -первым выходом регистра адреса, второй выход которого подключей к- второму информационному входу первого коммутатора, управл ющий и третий информационный входы которого подключены соответственно . к выходу элементов ИЛИ группы и к выходу блока формировани  адреса, информационный вход которого подключен к выходу второго счетчика, причем управл ющие выходы аналого-цифровых преобразователей всех каналов

0 объединены и подключены к первому входу блока управлени , третий выход которого соединен с, управл ющими входами регистров сомножителей всех каналов, выход блока задани  кода

5 единицы соединены с первым входом блока умножени .

На.фиг. 1 представлена функци-ональна  схема предлагаемого коррелометра; на фиг. 2 - функциональна  схема блока управлени ; на фиг. 3 0 функциональна  схема условного перехода; на фиг. 4 - функциональна  схема арифметического блока; на фиг. 5 - структурна  схема узла обработки данных. 5

Коррелометр содержит (фиг.1), аналого-цифровые преобразователи (АДП) по числу каналов 1-4 с .первыми 5-8 и вторыми 9-12 регистрами сомножителей , блок 13 умножени -, арифмети0 ческий блок 14, блок 15 пам ти, блок 16 управлений, регистр 17 адреса , блок 18 посто нной пам ти, блок 19 задани  кода единицы, первый коммутатор 20, группу элементов ИЛИ

5 21, первый преобразователь,22 кодов, второй преобразователь 23 кодов, второй коммутатор 24, первый счетчик 25, компаратор 26,.блок 27 за . Дани  начальных усл.овий, блок 28 формировани  адреса, регистр 29 дан0 ных, второй Счетчик 30.

Блок 16 управлени  (фиг. 2) содержит элемент 31 микропрограммного управлени , элемент 32 пам ти микрокоманд , регистр-33 микрокоманд,

5 схему 34 условного перехода, генератор 3 5 тактовых импульсов, дешифратор 36. Выход 37.  вл етс  первым выходом блока.

Элемент 31 микропрограммного уп0 равлени  (фиг. 2) содержит регистр 38 адреса микрокоманд, первый, и второй буферные регистры 39 и 40 и коммутатор 41 адреса.

Схема 34 условного перехода

5 ( фиг. 3) содержит коммутатор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Вход 42  вл етс  вторым входом блока. Выход 43  вл етс  первым выходом блока, вход

44- третьим входом блока, а выход

45 вл етс  вторым выходом блока.

0 Арифметический блок 14 (фиг. 4)

содержит узлы 46 обработки данных по числу секций, каждый из которых обеспечивает выполнение арифмети|Ческих операций, логических функций

5

Tl, ИЛИ, HE, ИСКЛЮЧАЮЩЕЕ ИЛИ, положительное- (+1) и отрицательное (-1-1 приращени , сдвиг влево - вправо, проверку слова, части слова или одного разр да на О и ВБгработку сигнала ускоренного переноса. На управл ющие входы F, на входы маски К узлов обработки данных поступают коды с первого управл кадего входа 47 блока , подключенного к первому выходу 43 блока 16 управлени . На входы С

И СЛ узлов 46 поступают синхроимпульсы с второго управл ющего входа 48 блока, подключенного к второму 45 выходу блока 16 управлени . Входы М узлов 46 соединены с третьим входом 49 блока, подключенным к информационному выходу блока 15 пам ти , а выходы D узлов 46 соединены с первым информационным 50 входом блока, :подключеннь1м- к информационному входу блока J.5 пам ти. Входы В узлов 46 соединены с вторым инфомационным входом 51 .блока, который подключен к выходу блока 13 умножени .

Узел 46 обработки данных (фиг. 5 содержит арифметико-логический элемент 52, элемент 53 пам ти, накапливающий регистр 54, регистр 55 гщреса пам ти, дешифратор 56 микрофункций , мультиплексторы 57 и 58, первый и второй буферные регистры 59 и 60. Входы СЦ, CJf и выходы C-fffCJif, служат дл  обеспечени  распространени  переноса и сдвигов. Блок 18 посто нной пам ти предназначен дл  хранени  ординат функций синуса косинуса .

Первый преобразователь 22 кода предназначен дл  -преобразовани  двоичного кода числа ординат в позиционный код. Первый к второй счетчики 25 и 30  вл ютс  счетчиками числа секций.

В регистре 29 данных содержитс  информаци  о выполн емых режимах и другие данные, например число ординат , число циклов и другие данные (данные и режимы задаютс  с лицевой панели коррелометра). Информаци  о выполн емых режимах с первого выхода регистра 29 поступает .во второ преобразователь 23 кодов, в котором преобразуетс  в оптимальное значение числа ординат m в секции и в виде цифрового кода поступает на первый вход коштаратора 26, вход блока 27 задани  начальных .условий и на первый вход второго коммутатора 24. С второго выхода регистра 29 данных поступает код значени  числа ординат на второй вход компаратора 26 и на второй вход второго коммутатора 24. Компаратор 2$ ангшизнрует коды, поступаклцие от оператора и от преобразовател  23. Бсли код, заданный оператор ж больше оптимального

начени , то компаратор 26 вырабатыает разрешающий потенциал и оптиальное значение числа ординат через рети{1 вход второго коммутатора 24 оступает на преобразователь 22 кодов. . .ч

Если код заданный оператором еньше оптимального или равен ему, то разрешаетс  прохождение кода исла ординат на вход первого преобазовател  22 кодов.

Оптимальное число ординат в секции , поступает также на вход блока 27 задани  начальных условий, который представл ет собой дешифратор, преобразующий двоичный код числа ординат в секции в позиционный код на выходе блока, поступающий на вход первого счетчика 25. Максимальное число разр дов первого счетчика 25 задаетс  из услови  максимально возможного числа секций. Например, при максимально возможной разр дности счетчика 25 равной шейти разр дам и.при разбиении блока 15 пам ти на две секции блок 27 задани  начальных условий подключает счетный вход счетчика 25 шестого разр да, а остальные п ть разр дов остаютс  в нулевом состо нии.

Код с выхода первого счетчика 25 поступает на первый вход группы эле-г ментов ИЛИ 21, на второй вход которой поступает код со старшей части разр дов регистра 17 адреса. Коли- чество разр дов регистра 17 адреса, . подключаемь1х к второму входу группы элементов ИЛИ 21 определ етс  максимальным числом разр дов первого счетчика 25.

Первый преобразователь 22 кода управл ет прохождением адресной информации через группу элементов ИЛИ 21. При разбиений блока 15 пг1м ти, например, на две секции, преобразователБ 22 вырабатывает разрешающие сигналы, поступающие на второй и третий входы группы элементов ИЛИ 21. При этом от счетчика 25 на вход первого коммутатора 20 (адреса) поступает содержимое старшего разр да счетчика 25 и содержимое п ти разр  дов от регистра 17 адреса.

При задании числа ординат в секции меньше оптимального значени  или равного ему от регистра 29 данных код числа ординат через второй коммутатор 24 поступает на первый преобразователь 22 кодов, который вырабатывает управл ющие сигналы на своих выходах дл  группы элементов ИЛИ 21. В.этсж случае числь секций считаетс  зсланным, как и при оптимальнс || разбиении, но в пределах секции число ординат может быть заано в 2, 4, В и т.д. раз меньше. Например, при разбиении блока 15 пам ти иа две секции и задаиии чис-,/

ла ординат в два раза меньше, чем при оптимальном значении, первый преобразоватепь 22 кода вырабатывает сигналы, разрешающие прохождение на вйход группы элементов ИЛИ 21 от счетчика 25 содержимого питого и toecTdro разр дов,, а от регистра 17 адреса - содержимого четырех ,дов. .

Устройство прёйназначено дл  вычислени  матрицы коррел ционных, функций, плотности распределени  веро тностей (ПРВ) и спектраль ной плотности мощности (СПМ).. ;

Матрица коррел ционных функций Rjj(t) по четырем входам п 4 представл ет собой КФ четырехмерного случайного процесса x(t}

. x(t) fx(t), ), ),(t)} Устройство работает следующим образом. Одновременно все четыре входных процесса фиксируютс  в АЦП и преоб разуютс  в код. Полученные дискрет ные отсчеты запоминаютс  в регистрах 5-12 сомножителей. Затем эти о счеты коммутируютс  в заданной последовательности к блоку 13 умноже НИН, в результате на выходах блока 13 множени  получаетс  последовате ность из 16 частичных проиэ ведений КФ. K)ArJ/ х ( em Л) X jpem + где i 1, 2, 3, 4, J 1, 2, 3, m - число ординат, аТ - временной сдвиг; К - текущее значение ординаты ( К / 1, ..., т); - е - текущее значение циклов на коплени  (объема выборки) Из блока 15 пам ти согласно заданно адресу секции и  чейки в секции считываютс .частичные сугты произведений/ накопленные ранее, и записываютс  в арифметическом блоке 14. В арифметическом влоке 1 производитс  суммирование частичны произведений и частичных сумм прои ведений, накопленных ранее. Вновь полученные сумквл произведений дл  v-ro цикла накоплени  X(em-ar/Xj ( записываютс  по тем же адресам  чеек блока 15 пам ти и так далее до достижени  заданного числа циклов накоплени .

Из всего набора функций получаетс  . 4 автокоррел ционных функции (п 4) К ИКЛ-с), и п,.(п-1). - 4(4-1) 12 взаимных коррел ционных функций R.- (К 40, i J.

Одновременно с вычислением КФ производитс  вычисление ПРВ по дискретным отсчетам КФ. Дискретные отсчеты , которые использовались при вычислении КФ, с вторых регистров

9-12 сомножителей поступгиот на второй вход блока 13 умножени , н первый вход которого подключаетс  +1от блока.19 задани  кода единицы. В блоке 13 умножени  отсчеты перемножаютс  на +1 и без изменени  передаютс  на вход арифмтического блока 14.,

Код адреса при определении ПРБ устанавливаетс  в соответствии с

соотношением, ,

i4X-f- X( где 1 - значение дискретного уровн , который принимает значени , 6т -127 до +127, Лх - ширина дифференциального коридораf x(tQ) - текущее значение дискретного отсчета. В арифметическом блоке 14 коды отсчетов преобразуютс  в адрес  чейки блока 15 пам ти, который с арифметического блока 14 поступает на вход первого коммутатора 20, ас выхода первого коммутатора 20 на адресные шины блока 15 пам ти. Если код отсчета положительный, то он оТтредел ёт и адрес  чейки блока 15 пам ти В: : . В А + 127 + i , где А - номер начального адреса секции; константа, равна  числу : уровней квантовани . Если код отсчета i отрицательный, то адрес  чейки блока 15 пам ти определ етс  инвёрсйей кода (дополнением до 127, например: при 1 -5, i 127 - 5 122) : В А + (i). Полученный адрес с выхода арифметического блока 14 поступает на вход коммутатора 20, где собираетс  с адресом секции от счетчика (секций) 30 и блока 28 формировани  адреса и подаетс  на адресный.вход блока 15 пам ти. Из выбранной  чейки блока 15 пам ти считываетс  код ранее зафиксированных событий и записываетс  в арифметическом блоке 14, где к нему добавл етс  единица. Полученна  нова  сумма событий записываетс  по тому же адресу в блок 15 пам ти. Объем событий дл  ПРВ определ етс  числом дискретных отсчетов КФ. После вычислени  матрицы КФ из 16 элементов и четыре ПРВ вычисл етс  (автоспектр). При вычислении матрицы КФ, ПРВ и СПМ, например, nd четнрем входам, на лицевой п-анели управлени  задаютс  соответственно режим работы. Старший разр д счётчика 25 устанавливаетс  в единицу, что соответству ет делению блока 15 пам ти на две части. Перва  часть блока 15 отводи с  под результаты вычислени  КФ, а втора  - под результаты ПРВ и СПМ. Второй преобразователь 23 кода и блок 27 задани  начальных условий .устанавливают разр дность счетчика 25 равную четырем, что соответствуе вычислению шестнадцати функций КФ. Счетчик 30 и блок 28 формировани  адреса формируют текущий номер секции . При вычислении ПРВ по четырем входами и четырем СПМ втора  часть пам ги делитс  на восемь секций (зон). Количество  чеек блока 15 пам ти отводимых дл  хранени  результатов ПРВ по каждому входу определ етс  числом уровней квантовани  входного сигнала. Так, например, при 256 уровн х квантовани  входного сигнала отводитс  256  чеек блока 15 пам ти дл  хранени  ПРВ по одному вхо ду. Число  чеек блока 15 дл  СПМ определ етс  числом  чеек, используемых при вычислении автокоррел цион ных функций. При вычислении СПМ ординаты коррел ционных функций считываютс  из блока 15 в один из регистров арифме тического блока 14 по адресам, сфор мированным теми же блокг1ми, что и при вычислении Кф. В арифметическом блоке 14 вычисл етс  код первой ординаты коррел ционного окн§1 К. Например окно Бартлера имеет вид K(hdtr)i-,: где h - номер ординаты. Код КФ R(h/jt) и окно к(ьлс) перемножаютс  в арифметическом блоке 14, Затем из арифметического бло ка 14 считываетс  код пропорциональ ный углу основнойгармоники V ih/ где i - текущее значение и поступае на вход блока 18 посто нной пг1м ти, где по заданному углу f определ ютс значени  косинуса дл  i 1, п 1 - cossiri . Код с блока 18 посто нной пгин ти , пропорциональный значению косинус51 , поступает в арифметический блок 14 и перемножаетс  с полученны ранее произведением. Я(Ш)К(2дТ)ео523Г. Далее из блока 15 выбираетс  сле юща  ордината КФ (п 2) и повтор е с  алгоритм вычислени , в результате которого получаетс  R(24r)K(2dr)cos2J- Полученное произведение суммируетс  с предыдущим значением и хранитс  в арифметическом блоке 1,4. В результате в арифметическом блоке 14 получаетс  значение одной ординаты СПМ С Р(11ЛС;к(114Г)со52, которое записываетс  по первому адресу секции СПМ в блоке 15, сформированному счетчиком 30 и блоком 28 формировани  адреса. Затем устанавливаетс  величина углаЧ -, пропор .. ш циональна  второй гармонике. В результате вычисл етс  втора  ордината СПМ . Е1 R{har;K(tijr;cos2ir Ъ -1 Результат записываетс  во второй . адрес СПМ блока 15 и т.д В результате одновременного вычислени  статистических характеристик в первой секции блока 15 пам ти получаетс  матрица из 16 функций, КФ, а во второй - четыре функции ПРВ и четыре функции СПМ (по числу авто-коррел ционных функций в матрице кф Все текущие значени  ординат КФ, ПРВ и СПМ вычисл ютс  по дискретным отсчетам одной реализации. Аналогично можно вычисл ть и другой набор статистических характеристик , например автокоррел ционные функции ПРВ, СПМ иили вычисл ть только пр мую или обратную ветвь КФ, измен ть число обрабатываемых процессов . Таким образом, вычисление СПМ и ПРВ расшир ет функциональные возможности коррелометра. Наличие новых блоков и их св зей в предлагаемом устройстве, позвол ющих в зависимости от многих переменных делить блок 15 пам ти на секции и формировать в пределах секций текущие адреса, дает возможность одновременно по одной реализации вычисл ть комплекс статистических характеристик. Следует отметить, что конструктивно элемент 31 микропрограммного управлени  мржет быть выполнен на микросхеме К589ИК01, элемент 32 пам ти - на микросхеме К556РТ4 регистр 33 микрокоманд - на микросхеме К155ИР1, дешифратор 36 - на микросхеме К155ИДЗ, коммутатор схемы 34 условного перехода выполнен на

микросхеме К155КП7. Узел обработкиса - на микросхеме К155КП7. Коммуданных может бить выполнен на микро-татор 20 может быть выполнен на миксхеме К589ИК02, блок 18. посто нно росхеме К155КП7, преобразрватель

пам ти - на микросхеме К55РТ4, пре-кодрв 23 - на микросхеме К55бРТ4,

образователь 22 кода - на микросхемеблок 28 задани  начальных условий

К155ИД4, блок 28 формировани  адре- на микросхеме К155ИДУ.

(Pf/f.f

гтпттт

, ттттт Trrr Ф

/V/s/v/V7

Ш:/

Фуг

Ф1/г. J

Claims (2)

1. МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ КОРРЕЛОМЕТР, содержащий блок памяти , информационный вход и информационный выход которого соединены соответственно с -выходом и первым информационным входом арифметического блока, второй информационный вход которого соединен с выходом блока умножения, регистр адреса, аналого-цифровые преобразователи по числу каналов, информационный выход каждого из которых подключен к инфор·? мационным входам первого и второго регистров сомножителей своего канала, а входы являются соответствующимй входами коррелометра, одноименные выходы регистров сомножителей всех каналов объединены и подключены соответственно к.первому и второму входам блока умножения, о т л и— чающийся тем, что, с целью расширения его функциональных возможностей, за счет одновременного вычисления комплекса статистических характеристик по одной реализации случайного процесса, введены регистр данных, блок задания кода единицы, компаратор, первый и второй коммутаторы, группа элементов ИЛИ, пер вый и второй преобразователи кодов, блок задания начальных условий, пер-, вый и второй счетчики, блок формирования адреса и блок постоянной памяти, выход которого соединен со вторым информационным входом арифметического блока, а вход блока постоянной памяти объединен с первым информационным входом первого коммутатора и подключен к выходу арифметического блока, выход первого коммутатора соединен с адресным входом блока памяти, информационный выход которого соединен с первым входом блока управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами арифметического блока, второй • вход блока управления объединен с управляющим входом блока формирования адреса и подключен к первому выходу регистра данных, второй выход которого объединен с первым информационным входом второго коммутатора и подключен к первому входу компаратора, выход которого соединен с управляющим входом второго коммутатора второй информационный вход которого объединен с вторым входом компаратора, входом блока задания начальных условий и подключен к выходу первого преобразователя кодов, вход которого соединен с третьим выходом регистра данных, выход второго коммутатора соединен с входом второго преобразователя кодов, первый и второй выходы которого соединены соответственно с первым и вторым входами элементов ИЛИ- группы, третий вход которых подключен к выходу первого счетчика, вход которого соединен с выходом блока задания начальных условий, четвертый вход элементов ИЛИ группы соединен с первым выходом регистра адреса, второй выход которого подключен к второму информационному входу первого коммутатора, управляющий и треSU ...,1040492 . . · к тий информационный входы которого подключены соответственно к выходу элементов ИЛИ группы и к выходу блока формирования адреса, информационный вход которого подключен к выходу второго счетчика, причем управляющие выходы аналого-цифровых преобразователей всех каналов объединены и подключены, к первому входу блока управления, третий выход которого соединен с управляющими входами, регистров сомножителей всех каналов, выход блока задания кода единицы соединен с первым входом блока умножения .
2. 2'