Изобретение относитс к электроизмерительной технике и может быть использовано дл поиска и локализации неисправностей в электрическом монтаже (например, избыточньос св зе и пониженной изол ции). Известно устройство дл автомати зированного контрол разобщенных электрических цепей, содержащее изм рительный блок, пороговое устройств которого соединено с блоком управле ни своим входом непосредственно, а выходом - через блок логической обработки, источник испытательного измерительного напр жени , на функциональных выходах которого, соединенных с выходными, шинами коммутатора , размещены датчики тока, блок ввода-вывода информации, двусторонней св зью соединенный с блоком управлени , блок адресации коммутатор входы которого через регистр адреса и регистр шин соединены с блоком управлени П ЗНедостатком известного устройства вл етс малое быстродействие, так как дл локализации неисправное тей необходимо сначала проверить по ледовательно все группы контролируе мых разобщенных цепей, соответствую щих вертикал м и горизонтал м матричного , коммутатора, относительно всех других цепей, соединенных вмес те, а зат.ем каждую цепь вы вленных неисправных групп последовательно провер ть относительно всех других, соединенных вместе. Цель изобретени - повышение быстродействи контрол при поиске и локализации неисправности. Цель достигаетс тем, что в устройстве дл автоматизированного контрол разобщенных электрических цепей, содержащем пороговый блок, выход которого соединен с блоком логической обработки, источник испытательного напр жени переменного тока, кажда фаза которого соединен с соответствующей выходной шиной коммутатора, кажда фаза источника испытательного напр жени переменно го тока соединена с соответствующим датчиком тока, первые выводы вторич ных обмоток которых соединены с соответствующими входами порогового блока, вторые выводы датчиков тока соединены между собой и с одним из входов порогового блока, блок вводда-вывода информации, выход которого соединен с соответствующим входом блока управлени , первый выход которого соединен с входом блока ввода-вывода информации, а второй с соответствующим входом порогового блока, блок адресации коммутатора, выход которого соединен с входом коммутатора, а один из входов которо го через регистр шин соединен с третьим выходом блока управлени , четвертый выход которого соединен с регистром адреса, пороговый блок, источник испытательного напр жени переменного тока и коммутатор, выполнены соответственно трехканальными , трехфазными и трехсекционными , кроме того, в устройство введены регистр разр да, блок анализа результатов контрол , шесть элементов.ИЛИ, при этом первый выход регистра разг р дов соединен с первыми входами первого, второго и третьего элементов ИЛИ, второй выход регистра разр да соединен с первыми входами четвертого , п того и шестого элементов ИЛИ, вторые входы элементов ИЛИ соединены с соответствующими выходами регистра адреса, а выходы элементов ИЛИ соединены с соответствующими входами блока адресации коммутатора, вход регистра разр да соединен с п тым выходом блока управлени , шестой выход которого соединен с оДним из входов блока анализа результатов контрол , другой вход которого соединен с выходом блока логической обработки , а первый и второй выходы блока результатов контрол соединены соот- ветственно.с одним из выходов блока управлени и одним из входов блока адресации коквлутатора. На фиг. 1 представлена структурна схема устройства; на фиг. 2 последовательность поиска и локализации избыточных св зей на примере издели , у которого восемь цепей, три избыточные св зи; на фиг. 3 все возможные случаи искажений результата контрол при локализации избыточной св зи за счет шунтирующего действи другой нелокализуемой на данном этапе избыточной св зи (св зей). Устройство содержит коммутатор 1. Каждому входу коммутатора (и соответствующей ему цепи контролируемого издели ) присвоен адрес в троичном коде t Устройство содержит также блок 2 адресации, коммутатора, регистр 3 шин, регистр 4 адреса, регистр 5 разр да, первый, второй, третий, четвертый, п тый, шестой элементы 6-11 ИЛИ, блок 12 управлени , трехфазный источник 13 испытательного (измерительного) напр жени , на каждой фазе которого размещены датчики 14 тока, пороговый блок 15, блок 16 логической обработки, блок 17 анализа результатов контрол , блок 18 ввода-вывода информации. Пороговый блок 15, источник 13 испытательного напр жени и датчики 14 тока вход т в состав измерительного блока 19. Каждый из выходов коммутатора (20-27) может быть соединен с одной из шин 28, 29 и 30. Устройство работает следующим образом. Пусковым сигналом, формируемым в блоке 12, запускаетс блок считывани (не показан) блока 18,информаци ,с которого через элемент 7 поступает на регистр 4 адреса, регистр 3 шины и регистр 5 разр даСигналы в виде параллельных кодов с указанных регистров дещифрируютс в -блоке 2 адресации и обеспечйвают выборку заданных по программе исполнительных реле (не показаны) коАшутатора 1. Сигнал с регистра 4 адреса на .входе одного из элементов б, 7 и 8 ИЛИ соответствует значени м 0,1 или 2 первого (старшего) разр да выбираемого адреса, а на входе одного из элементов 9, 10, 11 - знач ни м 0,1 или 2 второго (в примере на фиг. 2 младшего) разр да адреса Троичный код на выходах регистр 4 адреса позвол ет выбирать группы рел коммутатора, соедин ющие зада ный кодом вход коммутатора с шинам 28, 29 и 30 коммутатора. Сигигшы с выходе регистра 4 ад реса обозначены О, 1 и 2. Сигналы на выходе регистра 3 ши соответствуют командам на соединен одной из шин 28, 29 и 30 с входами коммутатора 1. Сигналы с выходов р гистра шин обозначены 28, 29 и 30. Коды на выходах регистров 4 адр са и регистра 3 шин. обеспечивают выборку реле, соедин ю1цего заданны вход и шину коммутатора. За счет введени регистра 5 раз р да предлагаемое устройство позво л ет осуществл ть параллельную во времени выборку группы реле коммут тора. При наличи разрешающего сиг нала (сигналов) на выходе(выходах регистра 5 разр да через элементы 6, 7, 8 и (или) 9, 10, 11 в блок 2 адресации поступают сигналы, соот , ветствукшцие значени м О, 1 и 2 первого и (или) второго разр д адреса. Обозначим мно сёство значений троичного кода как , 1, 2 а соответствуюошй сигнал .с выхода регистра разр да - 3. Тогда, напр мер, после передачи информации с блока 18 a выходе регистра 3 шин по вл етс сигнал 40, на выходе первого разр да регистра 4 адреса сигнал 2, а на втором выходе регастра 5 разр да - сигнгш 3. В соответствии с состо нием этих регйстров в коммутаторе выберутс все реле, соедин ющие шину 30 с входами 20, 21. Отметим, что состо ние второго разр да регистра 4 адреса при этом безразлично. В дальнейшем из блока 18 в пороговый блок 15 поступает информаци о величине уставок на контролируемый параметр изол ции. . Взаимное состо ние цепей издели , распределенных по шинам коммутатора, определ етс параллельно по величине тока в цеп х: выходы источника испытательного напр жени - шины 28, 29,30 - сопротивление изол ции (избыточные св зи) между группами цепей, распределенных по шинам. Равна попарна разность эффективных напр жений между шинами 28, 29 и 30,симметричность режима -измерени (испытани ) параметров изол ции обеспечиваетс использованием в качестве источника 13 испытательного напр жени источника 3-фаэного напр жени . В случае допустимого значени параметра изол ции (отсутстви избыточных св зей) величина тока через шины 28, 39 и 30 и следовательно, через датчики 14 тока не превышает заданного установкой значени . При этом на выходе блока 15 по вл ютс три положительных сигнгша. В случае недопустимого значени параметра изол ции (наличи избыточных св зей) на выходах блика 15 по вл ютс два или три отрицательных сигнала, свидетельствующие о превьвиении величины тока через любые две или через все три шины . тора заданного установкой значени . После поступлени из блока 12 команды опроса в блок 15 сигналы с его выходов передаютс в блок 16, на выходе которого по вл етс один из п ти сигналов результата контрол: , соответствующих следующим альтернативньв выражени м (3 а, б, в, г): 31 - наличие св зи,между шинами 28 и 29и. отсутствие св зи между шкнамк 28, 30 и 29, 30; 32 - наличие св зи между шинами 28 и 30 и отсутствие св зи межлу шинами 28, 29 и 29, 30; 33 - наличие св зи между шинами 29 и. 30 и отсутствие св зи между шинами 28,30 и 28, 29; 34 - наличие св зи между шинами 28, 29 и 30; 35 - отсутствие св зи между шинами 28, 29 и 30. На этой же фигуре представлен адреса первой неисправной цепи первой избыточной св зи. При работе предлагаемого устройства в режиме поиска неисправностей на первом такте контрол к шинам 28, 29 и 30 подключаютс все входы коммутатора 1,,имеющие в первом разр де адреса, соответственно, значение О, 1, 2, а в остальных разр дах . На втором такте поиска неисправностей к шинам 28, 29 и 30 подключаютс все входы коммутатора 1, имеющие во втором разр де адреса, соответственно , значение О, 1, 2, а в остальных разр дах и т.д. Таким образом, в примере на фиг. 1 на первом такте проверки неисправности к шинам 28, 29 и 30 подключаютс цепи, соответственно, с адресами 03, 13, 23, на втором такте - 30, 31, 32. ПРИ отсутствии в изделии избыточных св зей после проведени все тактов контрол блок 18 выдает заключение о состо нии издели Годе При наличии в изделии избыточных св зей на одном из тактов проверки по вл етс один из результатов 31, 32, 34, 33, при этом блок 18 выдает заключение Брак. Одновременно в блоке 18 фо мируетс один разр д кода адреса первой неисправной цепи 36 первой избыточной св зи. Дл этого пр результатах 31, 32, 34 в раз р д накопительного регистра блока (на фиг. 1 не показан), соответств щий нсииеру такта контрол , записываетс значение О, а при результате 33 - значение 1. При проверке издели на фиг. 2а этап поиска неисправности заканчиваетс на первом такте контрол (фиг. 26), при этом в первый разр накопительного регистра блока 18 записываетс значение О, так как результат контрол 34, т.е.,пере проведением следующего этапа - лок лизации неисправностей, очередным неизвестным разр дом кода головной цепи вл етс второй разр д (на фиг. 26 обозначен прочерком). При необходимости идентификации избыточных св зей устройство переводитс в режим локализации неисправностей.. На первых тактах локализации не правностей формируетс код адреса головной цепи. Дл этого на каждом такте в последовательности, ааалог ной такту проверки неисправности в блоке адресации кокмутатора, пос тупают сигналы, по которым подключ ютс к шинам 28, 29, 30 цепи с адресами , начина со старшего. Кроме того, к шине 30 подключаютс все другие цепи. Дл рассматриваемого нами на фиг. 2 случа к шинам 28, и 30 должны быть подключены цепи, ответственно 20, 21 и 22. К шине 3 подключены также цепи 23-27. В процессе формировани кода гол ной цепи при-результатах контрол 31, 32, 34 в очередной неизвестный разр д формируемого кода адреса записываетс О, при результа те 33 - 1, при результате фиг. 2в результат контрол 33, следовательно во второй раз+р д кода адреса головной цепи запис . ваетс значение 1. Поскольку это был неизвестный разр д, то локализаци первой головной цепи в рассматриваемом случае заканчиваетс , и содержимое накопительного регистра паспортизируетс в блоке 18. Конец формировани кода головной цепи вл етс признаком, по которому из блока 12 подаетс команда на включение блока 17 анализа результата контрол . На последующих тактах локализа-. ции, неисправности формируютс кода всех других цепей первой избыточной св зи. Дл этого из блока 18 в блок 2 адресации коммутатора поступают сигналы, по кторым к шине 30 подключаетс одна (уже идентифицированна ) цепь и остаетс подключенной до конца локализации соответствующей ей избыточной св зи. К шинам 28 и 29 подключаютс цепи с.адресами, старшие разр ды которых имеют уже найдваные значени , а очередной неизвестный разр д, начина со старшего , имеет значение соответственно О, 1. Все другие цепи остаютс неподключенными (пунктирна лини на фиг. 2 и 3). Ери этом пор док формировани очередного неизвестного разр да в накопительном регистре блока 18 остаетс таким же, как и при локализации головной цепи. Однако блок 17 теперь пропускает нз блока 16без каких-либо преобразований только результаты контрол 35 33, результат 31 преобразовываетс в результат 35. Результат контрол с блока 16 - 34 - формирует в блоке 18 две тестовые кс 1андл . Перва из них ©локирует в блоке адресации выходи е ключи исполнительных реле шины 8 и тем осуществл ет кратковременный цепей издели с шины 28, а в блок 17 с блока 16 поступает первь частный результат. Затем во второй тестовой команде снимаетс блокировка с элементов пам ти.вшны 28 и блокируютс выходные ключи исполнительных реле ШИНЫ 29, а в блок 17 поступает второй частный результат из блока 16.. В блок 18 поступают из блока 17 следующие окончательные результаты контрол (фиг. 3): 33, если первый и второй частные результаты контрол , соответственно равны 33, 32, если первый и второй частные результаты - 34, если первый и второй частные результаты - 33, 32. На очередном такте (фиг. 2г) начинаетс формирование 1-го (старего ) разр да адреса цепи, св заной с первой головной, дл этого к инам 28 и 29 подсоедин ютс цепи .адресами, соответственно, 03, 13, к шине же 30 - головна цепь с уже установленным адресом 21. Фактический результат контрол в данном случае - 34, поэтому блок 17 форми рует две тестовые команды, при которых первый и второй частный результа ты контрол равны соответственно 33 и 35. Окончательный (истинный результат контрол , поступакиций из блока17 в блок 18 - (фиг. За) т.-е. в первый разр д очередного формируемого кода в накопительном регистре блока 18 (предварительно очиiqeHHoro от кода грловнбй цепи) записываетс значение 1. К следукшему такту (фиг. 2д) неизвестным очередншм (И последним) разр дом кода вл етс второй разр д Следовательно, к шинам 28 и 29 подсоедин ютс цепи с соответст венно 10 и 11. На шине 30 остаетс головна цепь. Все цепи не подключаютс . Результат контрол 35 ,с блока QS9 каких-либо преобразований через блок 17 поступает в блок 18. Во вто рой разр д накопительного регистра блока IS записываетс значение 2. т.е. очередна (за головной) цепь первой избыточной св зи имеет адрес 12. В дальнейшем эта цепь до конц локализации всех избыточных св зей изделии к шинсм 28, 29 и 30 не подключаетс . Содержимое накопительного регистра блока 18 паспортизируетс , а сам он очищаетс . В коде следушаей цепи неизвестны все р зр ды, в числе и перВЬ1Й , поэтому на очередном такте рас пределение (фиг. 2е) цепей по шинам 28 и 29 будет соответственно, 03, 13, на шине 30 по-щ)ежнему находаетс головна цепь с адресом 01. Результат контрол с выхода блока 16 31 преобразовываетс (фиг. Зг) в блоке 17 в результат 35, в первый разр51Д накопительного регистра блока 18 записываетс значение 2. На с едукадем такте (фиг. 2ж) результат контрол с блока 16 32 без к ких-либо преобразований |В блоке 17 поступает в блок 18. В накопительном регистре блока 18 фо5 в€руетс второй разр д кода 20, который паспортизируетс в блоке 18. В дальнейшем цепь с адресом 20, также как и предыдуща 12 не подключаетс к шинам 28, 29 и 30 о конца локализации всех из&лточных св зей издели . а течение следук цих тактов (фиг. 2з и фиг. 2и) в накопительном регистрё формируетс код 2, 2 (в данном случае двухразр дный). Адрес с кодом 2, ..., 2 в устрюйстве не используетс , его по вление означает конец локализации избыточной св зи. По этому пр изнаку перечень ранее паспортнзованных;. цепей отдел етс от последу ацих определенным символом , например, 01, 12, 20. На этом этап локализации неисправности заканчиваетс . На всех последующих тактах этапов поиска неисправности и локализации неисправности головна цепь 21, также как и две другие :цепи первой избыточной св зи к шинам 28, 29, 30 не подключаютс до конца локализации всех избыточных св зей издели . Дл обнаружени второй избыточной св зи устройство снова переводитс в режим поиска неисправностей (второй этап). При этом поиск неисправности начинаетс с такта, иа котором по вл етс заключение Врак. На втором этапе поиска неисправности (фиг. 26), Распределение цепей на . втором этапе поиска неисправности отличаетс от распределени на первом этапе поиска неисправности только тем, что цепи первой избыточной св зи к шимам 28, 29 и 30 не подключаетс . Затем следует этап локализации неисправности на котором идентифицируютс адреса избыточной св зи и т.д. Дл примера на фиг, 2 последним этапом будет поиск неисправности (фиг. 2к и фиг, 2л). Результаты контрол иа этих тактах 35, они вл ютс признаком, по которому блок 18 выдает заключение Годен. Следовательно треть избыточна св зь была последней в изде-. ЛИИ и необходимость в проведении дальнейших этапов локализации и поиска неисправности отпадает. Предлагаемое устройство позвол ет повысить быстродействие контрол при поиске и локализации неисправности , в частности, за счет napatnлельной выборке исполнительных реле ко1Ф4утатора, подключенных к данной шине, а также параллельного измерени параметров изол ции между группами цепей на шинах 28, 29 и 30. Кроме того, устройство в отличие от прототипа, который дает список неисправностей,-локализует избыточные св зи.The invention relates to electrical measuring technology and can be used to search for and localize electrical installation faults (e.g., over-communication and reduced insulation). A device is known for the automated control of disconnected electrical circuits, comprising a measuring unit, the threshold device of which is connected to the control unit directly by its input, and the output through a logic processing unit, the source of test measurement voltage, at the functional outputs connected to the output, buses of the switch, current sensors, an information I / O unit are placed, two-way connected to the control unit, the addressing unit whose switch inputs are The address register and the bus register are connected to the control unit. The disadvantage of the known device is low speed, since in order to locate the faulty one must first check successively all the groups of controlled disconnected circuits corresponding to the vertical and horizontal horizons of the matrix switch against all other circuits connected together, and then each circuit of the identified faulty groups is sequentially checked in relation to all others connected together. The purpose of the invention is to increase the speed of control when searching for and locating faults. The goal is achieved by the fact that in a device for automated control of disconnected electrical circuits, containing a threshold unit, the output of which is connected to a logic processing unit, an alternating current test voltage source, each phase of which is connected to the corresponding output bus of the switch current is connected to the corresponding current sensor, the first terminals of the secondary windings of which are connected to the corresponding inputs of the threshold unit, the second terminals current sensors are connected to each other and to one of the inputs of the threshold unit, an information input-output unit, the output of which is connected to the corresponding input of the control unit, the first output of which is connected to the input of the information input-output unit, and the second to the corresponding input of the threshold unit, addressing unit switch, the output of which is connected to the input of the switch, and one of the inputs of which through the bus register is connected to the third output of the control unit, the fourth output of which is connected to the address register, threshold unit, source The test voltage of the alternating current and the switch are made respectively of three-channel, three-phase and three-section, in addition, the register of the discharge, the unit for analyzing the control results, six elements are entered into the device. OR, the first output of the register of discharges is connected to the first inputs of the first, the second and third OR elements, the second output of the bit register is connected to the first inputs of the fourth, fifth and sixth OR elements, the second inputs of the OR elements are connected to the corresponding outputs of the address register, and the outputs The OR elements are connected to the corresponding inputs of the addressing unit of the switch, the input of the register of the discharge is connected to the fifth output of the control unit, the sixth output of which is connected to one of the inputs of the control results analysis unit, the other input of which is connected to the output of the logic processing unit, and the first and second outputs The control results block is connected to one of the outputs of the control block and one of the inputs of the cockquater addressing block, respectively. FIG. 1 shows a block diagram of the device; in fig. 2 sequence of search and localization of excess links on the example of a product, which has eight chains, three excessive links; in fig. 3 all possible cases of distortion of the control result when the excess communication is localized due to the shunting effect of another excess communication (s) that is not localized at this stage. The device contains the switch 1. Each input of the switch (and the corresponding chain of the controlled product) is assigned an address in the ternary code. The device also contains the addressing block 2, the switch, the bus register 3, the address register 4, the register 5 bits, first, second, third, the fourth, fifth, sixth elements 6-11 OR, control unit 12, three-phase test voltage source 13 (measuring) voltage, on each phase of which current sensors 14 are placed, threshold unit 15, logic processing unit 16, control results analysis unit 17, block 18 in ode O information. The threshold unit 15, the source 13 of the test voltage and the current sensors 14 are included in the measurement unit 19. Each of the switch outputs (20-27) can be connected to one of the buses 28, 29 and 30. The device operates as follows. The trigger signal generated in block 12 starts the read block (not shown) of block 18, the information from which through element 7 goes to the address register 4, the bus register 3 and the discharge register 5 Yes signals in the form of parallel codes from the specified registers are decrypted in the block 2 addresses and provide a selection of programmed executive relays (not shown) of CoA switch 1. The signal from register 4 addresses on the input of one of elements b, 7 and 8 OR corresponds to a value of 0.1 or 2 of the first (senior) bit of the selected address , and at the entrance of one of the email 9, 10, 11 - 0.1 or 2 second (in the example in FIG. 2 lower) address bits The ternary code on the outputs of the address register 4 allows you to select the switch rela groups that connect the switch-defined input of the switch with bus 28, 29 and 30 switch. Signals from the register 4 address output are marked O, 1, and 2. Signals at the register 3 output correspond to commands on one of the buses 28, 29, and 30 connected to the inputs of switch 1. Signals from the bus output terminals are 28, 29, and 30. Codes at the outputs of the 4 address registers and the 3 tire registers. provide a sample of the relay, connecting the input and bus of the switch set. Due to the introduction of the register 5 times in a row, the proposed device allows time-sampling of the relay group of the switch. If there is a permitting signal (signals) at the outputs (register outputs 5, bits 6, 7, 8, and (or) 9, 10, 11), the addressing unit 2 receives signals corresponding to the O, 1, and 2 values of the first and (or) the second bit of the address. We denote the set of values of the ternary code as, 1, 2 and the corresponding signal. From the output of the register of the discharge - 3. Then, for example, after transmitting information from block 18 a to the output of the register 3 tires signal 40, at the output of the first bit of the register of 4 addresses, signal 2, and at the second output of the register of 5 bits - signgsh 3. In accordance with By keeping these registers in the switch, all the relays connecting bus 30 to inputs 20, 21 will be selected. Note that the second state of the address register 4 is indifferent. In the future, block 18 transmits information to the threshold block 15 monitored insulation parameter. The mutual state of the circuits of the product distributed over the switch buses is determined in parallel by the magnitude of the current in the circuits: the outputs of the test voltage source — buses 28, 29.30 — insulation resistance (redundant connections) between groups chains, rasp edelennyh on tires. The equal difference between the effective voltages between the buses 28, 29 and 30, the symmetry of the measurement mode (test) of the insulation parameters is ensured by using the test voltage of the 3-phase voltage source as source 13. In the case of a permissible value of the insulation parameter (no excess connections), the current through the buses 28, 39 and 30 and therefore through the current sensors 14 does not exceed the value specified by the installation. At the same time, at the output of block 15, three positive signals appear. In the case of an inadmissible value of the insulation parameter (presence of excess connections), two or three negative signals appear at the outputs of the flare 15, indicating that the current through any two or all three buses is exceeded. the torus is given by setting the value. After the polling command from block 12 arrives at block 15, the signals from its outputs are transmitted to block 16, at the output of which one of the five signals of the control result appears: corresponding to the following alternative expressions (3 a, b, c, d): 31 — presence of communication between tires 28 and 29i. lack of communication between shkamk 28, 30 and 29, 30; 32 - the presence of a connection between the tires 28 and 30 and the absence of a connection between the lines 28, 29 and 29, 30; 33 - availability of communication between tires 29 and. 30 and lack of communication between tires 28.30 and 28, 29; 34 — Communication between tires 28, 29, and 30; 35 - no communication between buses 28, 29 and 30. The same figure shows the addresses of the first faulty circuit of the first redundant connection. During the operation of the proposed device in the fault finding mode, on the first control cycle, to the buses 28, 29 and 30 all the inputs of the switch 1, with the addresses in the first section, are O, 1, 2, and in the remaining bits, are connected. In the second troubleshooting cycle, all the inputs of the switch 1 having the addresses in the second bit, respectively, O, 1, 2, and the remaining bits, etc., are connected to the buses 28, 29, and 30. Thus, in the example of FIG. 1, in the first cycle of the fault check, the buses 28, 29 and 30 are connected to the circuit, respectively, with addresses 03, 13, 23, and on the second cycle - 30, 31, 32. If there are no redundant links in the product after all the control cycles have been completed, the block 18 gives a conclusion on the state of the product Year When there are excess links in the product, one of the results of the test cycles is 31, 32, 34, 33, while block 18 issues the conclusion Marriage. At the same time, in block 18, one bit of the address code of the first faulty circuit 36 of the first redundant communication is formed. For this, the results 31, 32, 34, in the series of the accumulative register of the block (not shown in Fig. 1), corresponding to the control time controller, record the value O, and with the result 33, the value 1. When checking the product in FIG. 2a, the troubleshooting stage ends at the first monitoring cycle (Fig. 26), while the first bit of the cumulative register of the block 18 records the value O, since the result of the monitoring 34, i.e., re-conducting the next stage, the localization of faults, is another unknown the bit head circuit bit is the second bit (in Fig. 26 is denoted by a dash). If it is necessary to identify redundant links, the device is switched to the fault localization mode. In the first tacts of localization of incorrectness, the head code of the circuit is generated. To do this, on each clock cycle in the sequence, during the aaalogous malfunction check cycle, in the addressing unit of the cocmutator, signals are received that are connected to the buses 28, 29, 30 of the address chain starting from the highest one. In addition, all other circuits are connected to bus 30. For the FIG. 2 cases, tires 28, and 30 must be connected to the circuit, responsibly 20, 21 and 22. Chains 23-27 are also connected to bus 3. In the process of forming the bare-chain code, with the results of the checks 31, 32, 34, the next unknown bit of the generated address code is written O, with a result of 33 - 1, with the result of FIG. 2c is the result of control 33, therefore for the second time + the code of the address of the head circuit is written. value 1. Since this was an unknown bit, the localization of the first head circuit in this case is completed, and the contents of the cumulative register are classified in block 18. The end of the formation of the head circuit code is a sign that the block 17 is sent from block 12 analysis of the control results. On subsequent localization cycles -. Failures are generated by the code of all other circuits of the first redundant communication. For this purpose, from block 18 to block 2 of the addressing of the switch, signals are received through which one (already identified) circuit is connected to bus 30 and remains connected until the end of localization of the corresponding redundant link. The buses 28 and 29 are connected to the circuit with the addresses, the highest bits of which have already been found, and the next unknown bit, starting with the older one, is O, 1, respectively. All other circuits remain unconnected (dotted line in Fig. 2 and 3). In this order, the formation of the next unknown bit in the cumulative register of block 18 remains the same as when the head circuit is localized. However, block 17 now skips nz of block 16 without any transformations, only the results of the control 35 33, the result 31 converts to the result 35. The result of the control from block 16 - 34 forms two test cc 1andl in block 18. The first of these “locks” in the addressing block the output keys of the executive relays of bus 8 and thus carries out a short-term circuit of the product from the bus 28, and in block 17 from block 16 the first partial result arrives. Then, in the second test command, the lock is removed from the memory elements 28 and the output keys of the BUS 29 relay are blocked, and the second partial result from block 16 enters block 17. Block 18 receives the following final control results from block 17 (FIG. 3): 33, if the first and second partial results of the control are 33, 32, respectively, if the first and second partial results are 34, if the first and second partial results are 33, 32. At the next cycle (Fig. 2d), the formation of 1 begins the (old) bit of the address of the circuit connected for the first head, for this purpose, the chains are connected to ina 28 and 29, respectively, 03, 13, and to the bus 30 - a head circuit with the address already set 21. The actual control result in this case is 34, therefore block 17 forms two test commands in which the first and second partial results of the control are 33 and 35, respectively. Final (the true result of the control, the attacks from block 17 to block 18 are (FIG. For) i.e. the first bit of the next generated code in the cumulative register of block 18 (preliminarily iqeHHoro from the code of the gripping chain) is written down the value 1. At the next clock (Fig. 2e) the next bit (second) of the code is unknown the second bit. Consequently, to the tires 28 and 29, the circuits are connected with 10 and 11 respectively. On the bus 30 there is a head circuit. All circuits are not connected. The result of the control 35, from the QS9 block of any transformations through the block 17 enters the block 18. In the second bit of the accumulative register of the IS block, the value 2 is written. The next (for the head) chain of the first excess communication has address 12. Further, this chain is not connected to the busbar 28, 29 and 30 until the end of localization of all the redundant connections of the product. The contents of the cumulative register of block 18 are passportized, and it is cleared. In the code of the next chain, all the rows are unknown, in the number and the first, therefore at the next cycle the distribution (fig. 2e) of the chains on buses 28 and 29 will be, respectively, 03, 13, the main chain is on bus 30). with address 01. The result of the control from the output of block 16–31 is converted (FIG. 3g) in block 17 to a result of 35, the first bit of the accumulative register of block 18 is written to value 2. On the control cycle (FIG. 2g), the result of the control from block 16 32 without any conversions | In block 17 enters block 18. In the cumulative register of block 18 fo5 in € is running The second bit of code 20, which is rated in block 18. Further, the circuit with address 20, as well as the previous 12, is not connected to buses 28, 29 and 30 about the end of localization of all of the amp connections from the product. and the flow of the clock cycles (Fig. 2h and Fig. 2i) in the cumulative register forms the code 2, 2 (in this case, two-digit). The address code 2, ..., 2 is not used in the device, its appearance means the end of the localization of the excess communication. According to this prnaku list previously passportnzovannyh ;. the circuits are separated from the subsequent sequence by a specific symbol, for example, 01, 12, 20. At this point the fault localization stage ends. At all subsequent steps of the troubleshooting and fault localization stages, the main circuit 21, as well as the other two: the first redundant communication circuits are not connected to tires 28, 29, 30 until the end of localization of all redundant connections of the product. In order to detect the second redundant communication, the device is again switched to the fault finding mode (second stage). In this case, the troubleshooting begins with a stroke, and the conclusion of which Vrack appears. In the second stage of troubleshooting (Fig. 26), the distribution of the circuits on. The second stage of troubleshooting differs from the distribution in the first stage of troubleshooting only in that the first redundant communication circuit is not connected to shims 28, 29 and 30. Then follows the localization of the fault at which the addresses of redundant communication are identified, etc. For the example in FIG. 2, the last step is troubleshooting (FIG. 2k and FIG. 2l). The results of monitoring these measures 35, they are a sign, according to which unit 18 issues a valid Pass. Consequently, a third redundant link was the last in the article. LII and the need for further stages of localization and troubleshooting are eliminated. The proposed device allows to increase the monitoring speed when searching for and locating a malfunction, in particular, due to the naplelny sampling of the executive relay connected to the bus, as well as parallel measurement of insulation parameters between the groups of circuits on buses 28, 29 and 30. the device, unlike the prototype, which gives a list of faults, localizes redundant connections.