SU1034030A2 - Устройство дл контрол дешифраторов - Google Patents

Устройство дл контрол дешифраторов Download PDF

Info

Publication number
SU1034030A2
SU1034030A2 SU823411224A SU3411224A SU1034030A2 SU 1034030 A2 SU1034030 A2 SU 1034030A2 SU 823411224 A SU823411224 A SU 823411224A SU 3411224 A SU3411224 A SU 3411224A SU 1034030 A2 SU1034030 A2 SU 1034030A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
elements
inputs
decoder
Prior art date
Application number
SU823411224A
Other languages
English (en)
Inventor
Анатолий Алексеевич Павлов
Владимир Ахатович Фатхи
Original Assignee
Ростовское Высшее Военное Командное Училище Им.Главного Маршала Артиллерии Неделина М.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командное Училище Им.Главного Маршала Артиллерии Неделина М.И. filed Critical Ростовское Высшее Военное Командное Училище Им.Главного Маршала Артиллерии Неделина М.И.
Priority to SU823411224A priority Critical patent/SU1034030A2/ru
Application granted granted Critical
Publication of SU1034030A2 publication Critical patent/SU1034030A2/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

w
4
О
:
э
Изобретение относитс  к вычислительной технике и может примен тьс  дл  контрол  правильности функционировани  дешифратора на этапах производства, а также дл  контрол  дешифраторов автоматизированных систем управлени ,
По основному авт.св.. № 226275 . Ийвёстно устройство дл  контрол  дешифраторов , содержащее схемы сравнени  и шифратор на схемах ИЛИ, причем каждый вход дешифратора подключен к схеме сравнени , второй вход которой соединен с выходом схемы ИЛИ соединенной с выходами дешифратора, соответствУк дами указанному входу, причем выходы всех схем сравнени  соединены со схемой ИЛИ, выход которой служит выходом устройства f l i
Недостаток устройства контрол  низка  достоверность контрол  дешифратора , котора  состоит в выдаче сигнала об исправности дешифратора при возникновении неисправности типа обрыв (const 0) на выходах элементов сравнени  и элемента ИЛИ, объедин ющего их выходы.
Поставленна  цель достигаетс  тем, что в устройство дл  контрол  дешифраторов введены четыре элемента ,И, два элемента ИЛИ, элемент ИЛИ-НЕ, элемент И-НЕ и элемент НЕ, причем йходы контролируемого дешифратора соединены с входами элемента ИЛИ-НЕ, выход которого соединен с входами элементов ИЛИ шифратора, с входом
элемента НЕ и с первыми входами первого и,второго элементов И, выходы контролируемого дешифратора соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого  вл етс  первьм выходом контрол  устройства, выходы элементов сравнени  соединены с входами третьего элемента И, выход которого соединен с первым входом элемента И-НЕ, выход первого элемента ИЛИ соединен с вторым входом элемента И-НЕ и с первым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход элемента НЕ соединен с вторым входом четвертого элемента И, выход элемента И-НЕ соединен с вторым входом второго элемента И, выход которого  вл етс  вторым выходом контрол  устройства.
На чертеже представлена блок-схема устройства дл  контрол  дешифраторов.
Устройство содержит информационные входы 1-3, выходы 4-10 дешифратора 11, соединенные соответственно со входами шифратора, реализованного на логических элементах ИЛИ 12-14, элементы 15-17 сравнени , элемент ИЛИ-НЕ 18, элемент И-НЕ 19, элементы И 20-23, элементы ИЛИ 24-26, элемент НЕ 27, выходы 28-29, контрол  устройства
Логика работы дешифратора по сн етс  таблицей
о 1 о о о о о о
о 1
О О
о 1 о 1
1 1 о о 1 1
о
1
Номера столбцов таблицы соответствуют , номерам входных и выходных шин дешифраторов.
Устройство дл  контрол  Дешифратсгров работает следующим образе.
о о о о о о о 1
о о о о о о 1 о
о о о о о 1 о о
о о о о 1 о о о
На входы дешифратора в процессе .его функционировани  или в процессе контрол  подаютс  комбинации входных сигналов согласно таблице . Рассмотрим случай, когда дешифратор И неисправен. Пусть на его входы 1-3 поступает набор 001. Нулевойсигнал с выхода элемента ИЛИ-НЕ 20 блокирует элементы И 22, 23. При этом на выходе 29 устройства будет присутствовать нулевой сигнал, а контроль деьшфратора будет осуэдествл тьс  по цепочке элементов 12-15- 25-21-26. Так как де&гафратор 11 неисправен, на выходе 4 не будет единичного сигнала, в |Е«зультате чего на выходе 28 устройства гю вл етс  сигнал неисправности дешифратора,-т.к. на второй вход эле |ёита ИЛИ 26 поступает единичный сигнал с выхода элетлеита 15 сравнени  .через элемент ИЛИ 25. Однако возможен случай, когда в :элеме те 15 сравнени  или элементе ИЛИ 25воэннхает неисправность вида contst О, В этом случае сигнал неисправности йа выходе 28 устройства не по вл етс . Дл  обнаружени  подобной ситуации служит код 000. При подаче его на входы 1-3 деимфратора единичный сигнал с выхода элемента ЙЛИ-НЕ 18 раэpeisaeT прохождемгие сигнала возбужден ной шины неисправно1Ч дешифратора через элементы ИЛИ 24, И 23 на выход 28 устройства. Одновременно с контро лем дешифратора осувдесзгвл ётс  проверка элементов 15-17 сравнени  и элшлента 25 ИЛ31 на обрыв. Независимо от состо ни  выходов дешифратора на выходах элементов ИЛИ 12, 13, 14 по вл ютс  единичные сигналы, так как на выходе элемента ИШ-НЕ 18 при yfOM будет присутствова«ь единич .ный сигнал. В результате на выходгш элементо : 15-17 сравнени  по вл етс  единичный сигнал, который поступает на 9леKteHT И 20 и элемент ИЛИ 25. Еспк элементы 17 сравнени  испр.авИы, . в них нет неисправностей вида confab О, на выходе элемента И 20 по вл етс  единичный сигнал, который поступает на один из входов элемента И-НЕ 19, на второй вход которого поступает |единичный сигнал с выхода, элемента ИШ1 25 (в случае, если элемент ИЛИ 25 не имеет неисправность вида . const О). Так как на оба входа зле мента И-НЕ 19 поступили единичные, сигналы;, на его выходе будет нулевой сигнал, и., следовательно, на выходе 29 устройства также нулевой сигнал, который свидетельствует об отсутствии неисправностей вида conat О в элементах 15, 16, 17, 25. Единичный сигнал с выхода элемента ИЛИ-НЕ 18, инвертируе «лй элементом НЕ 27, поступает навход элемента И 21, в результате чего на его выходе будет присутствовать нулевой сигнал независимо от значени  сигнала на выходе элемента ИЛИ 25. В случае неисправности типа const О в ОШ1ОМ из элементов сравне- НИН или в эл «енте ИЛИ 25 на выходе элемента И-НЕ 19 по витс  единичный сигнал, КОТО13ЫЙ совместно с сигналом с элемента ШШ-НЕ 18 обеспечит по вление на выходе 29 устройства сигнала неисправности.. Таким образом, устройство обладает большой достоверностью ксжтрол  д ои аторов, поскольку в случае возникновени  неисправностей типа const О на выходах элакентов 15-18, . играющих существенна рол в пр н тин решени  по контролю дешифраторов, выдаетс  сигнал о неправильном функ- . даонировашш устройству контрол .

Claims (1)

  1. G» 06 F 11/00, 1967 (прототип). (54Х57)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРОВ по авт.св. » 226275, от л ичающееся тем, что, с целью повышения достоверности контроля, в него введены четыре элемента И, два элемента ИЛИ, элемент ИЛИ-НЕ,;. ^элемент И-ЙЕ и элемент НЕ, причем Входы контролируемого дешифратора ’соединены с входами элемента ИЛИ-НЕ, выход которого соединен с входами элементов ИЛИ шифратора, с входом элемента НЕ и с первыми входами первого и второго элементов И, выходы контролируемого дешифратора соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого является первым выходом контроля устройства, выхода элементов сравнения соединены с входами третьего элемента И, выход которого соединен с первым входом элемента И-НЕ, выход первого элемента ИЛИ соединен с вторым входом элемента И-НЕ и с первым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход элемента НЕ соединен с вторым входом § четвертого элемента И, выход элемента· И-НЕ соединен с вторым входом второго элемента И, выход которого является вторым выходом контроля устройе ства.
SU823411224A 1982-01-22 1982-01-22 Устройство дл контрол дешифраторов SU1034030A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823411224A SU1034030A2 (ru) 1982-01-22 1982-01-22 Устройство дл контрол дешифраторов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823411224A SU1034030A2 (ru) 1982-01-22 1982-01-22 Устройство дл контрол дешифраторов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU226275 Addition

Publications (1)

Publication Number Publication Date
SU1034030A2 true SU1034030A2 (ru) 1983-08-07

Family

ID=21002479

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823411224A SU1034030A2 (ru) 1982-01-22 1982-01-22 Устройство дл контрол дешифраторов

Country Status (1)

Country Link
SU (1) SU1034030A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Автррское свидетельство СССР №226275, кл. G 06 Р 5/02, G 06 F 11/00, 1967 (прототип). *

Similar Documents

Publication Publication Date Title
EP0364925B1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
EP0464746B1 (en) Easily and quickly testable master-slave flipflop circuit
US3937936A (en) Equipment self-repair by adaptive multifunction modules
US4720810A (en) Electronic control arrangement for controlling a plurality of outputs in accordance with the electrical state of a plurality of inputs
SU1034030A2 (ru) Устройство дл контрол дешифраторов
US4556976A (en) Checking sequential logic circuits
US5327362A (en) System for detecting a runaway of a microcomputer
KR100640575B1 (ko) 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더
SU1626214A1 (ru) Устройство дл контрол монтажа электрических соединений
US5754559A (en) Method and apparatus for testing integrated circuits
SU1057946A1 (ru) Устройство дл контрол дешифратора
SU1621199A1 (ru) Мажоритарно-резервированное устройство
SU1023285A2 (ru) Устройство дл программного управлени исполнительными механизмами
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1411754A1 (ru) Устройство дл контрол логических блоков
US5754561A (en) Large scale integrated circuit equipped with a normal internal logic testing circuit and unconnected/substandard solder testing circuit
SU788378A1 (ru) Устройство контрол кода "1 из
SU413485A1 (ru)
SU1716483A1 (ru) Устройство дл контрол состо ний сложных динамических систем
SU1236474A2 (ru) Устройство управлени
SU1443166A1 (ru) Счетный элемент с контролем
SU1265993A1 (ru) Распределитель импульсов с контролем
SU1580562A1 (ru) Самопровер емое устройство дл контрол кода "2 из 6
SU1633409A1 (ru) Мажоритарно-резервированное устройство
SU938425A1 (ru) Резервированный генератор