SU1033994A2 - Устройство дл контрол логических блоков - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ.БЛОКОВ ПО ав. св. № 868763, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены буферный регистр, первый преобразователь кодов, перфоратор, второй блок пам ти, считыватель, второй преобразователь кодов,соединенный выходами с вxoдa в блока записи ,входом с выходом Гсчитывател , первый вход которого подключен, к первому выходу блока управлени  и-первому входу перфоратора, второй вхрд - к выходу второго блока пам ти, соединенного входом с выходом перфоратора, второй вход которого соединен с выходом первого преобразовател  кодов , третий вход - с вTopbw выходом счетчика и первым входсм буферного perHCTpS/ подключенного вторыми входами к выходам регистра теста, а выходом- к входу первого преобразо- , , вател  кодов. (Л с

Description

со со со со

4:

Изобретение относитс  к контрольи о-измерительной технике и может ыть использовано дл  контрол  логиеских блоков средств ЦВТ.

Наиболее близким к предлагаемоу  вл етс  устройство дл  контрол  огических блоков, содержащее блок правлени , блок пам ти, соеди{1енм ный рходом с первым выходом блока правлени , а выходами - с первыми ходами блока упра.влени , регистр теста, выходы которого соединены соответственно с первыми входами: элементов сравнени  и первыми входам и элементов коммутации, вторые ходы которых соединены с третьими выходами блока управлени , третьи с- выводами крнтролируемого блока и с вторыми входами соответствующих элементов сравнени , выходы которых соединены с входами блока управлени , генератор импульсов, триггер, счетчик, дешифратор, первый э емент И и по числу входов регистра теста - вторые элементы И, первые

входы которых соединены с соответствующими выходами блока записи информации, вторые входы с соответствующими выходами дешифратора, выходы - с входами регистра теста, первые .входы дешифратора подключены к первым выходам счетчика, второй вькод которого соединен с третьими входами элементов , сравнени  и первым в содом триггера , второй вход которого .соеди-нён с первым выходом блока управлени , третий вход - с четвертым выхо.п дом бЛока управлени , а выход - с; первым входом элемента И, второй вход которого подключен к выходу генератора импульсов, а выход - к ; входу счетчика и второму входу дешифратора 1 .

Недостатком известного устройства  вл етс  низкое быстродействие, обусловленное тем, что наборы контролирукйцего теста осуществл етс  на штеккерном наборном поле ,вручную, при этом допускаютс  иоГбки. Указанные ошибки привод т к значительному количеству остановов при контроле по неверным текстам и дополнительным затратам времени

на отыскание ошибок в тесте.

Цель изобретени  - повышение быстродействи  устройства.

Указанна  цел% достигаетс  тем, что устройство дл  контрол -логических блоков, содержащее блок управлени , блок пам ти, соединенный входом, с первым выходом блока управлени  а выходами - с первыми входами блока записи, второй вход которого соединен с. вторым выходом блока управлени , регистр теста, выходы которого соединены

с первыми входами элементов сравнени  и первыми входами элементов коммутации, вторые входы которых соединены с третьими выходами блока управлени , третьи - с выв.одами :контролируемого блока и с вторыми входами соответствующих-..- элементов ср.авнени , выходы которых соединены с входами блока управлени , reft нератор импульсов, триггер, счетчик дешифратор, первый элемент И и по числу входов регистра теста вторые элементы И, первые входы которых соединены с соответствующими вы одами блока записи информации, влорые входы - с соответствующимивыходами дешифратора, выходы - с входами регистра теста, первые входы дешифратора подключены к первым выходам счетчика, второй выход которого соединен- с третьими входами элементов сравнени  и первым входом триггера, второй вход которого соединен с первым выходом блока управлени , третий вход с четвертым выходом блока управлени , а выход - с первым входом первого элемента И, второй вход которого подключен к выходу генератора импульсов , а выход - ко входу счетчика .и второму входу дешифратора, введены буферный регистр, первый преобраз.ователь кодов, перфоратор, второй блок пам ти, считыватель, второй преобразователь кодов, соединенный выходами с входами блока записи, входом - с выходом сч.итывател , первый вход которого подключен к первому выходу блока управлени  и первому входу перфоратора, второй вход - к выходу второго I блока пам ти, соединенного входом с выходом перфоратора, второй вход которого соединен с выходом первого преобразовател  кодов, третий вход с вторым выходом счетчика и первым входом буферного регистра, подключенного вторыми входами к выходам

регистра теста, а выходом - к входу первого преобразовател  кодов.

На чертеже приведена блок-схема устройства; дл  контрол  логического блока.

Устройство содержит блок 2 Управлени , первый блок 3 пам ти, блок

4 записи, регистр 5 теста, элементы б сравнени , элементы 7 коммутации, 1ене ратор 8 импульсов, триггер Э, первый элемен г 10 И, счетчик 11, дешифратор 12- вторые элементы И 13,

буферный регистр 14, первый преобразователь 15 кодов,перфоратор 16, второй блок 17 пам ти, считьиэат1ель 18, второй преобразователь 19 кодов. Устройство работает следующим

образом.

Контролируемый блок ;1 имеет п вы водов дл  подключений при контроле, каждый из КОТ9РЫХ.может быть вхо- дом или выходом, разделение выводов на входы и выходы осуществл ют элементы 7, соедин   выходы регистра 5 с. входами блока 1 или отключа  выходы регистра ,5 от входов блока

1по сигналам блока 2 .управлени . Первый блок 3 пам ти, авыполненный обычно в виде перестраиваемого штеккерного или тумблерного наборного пол , содержит тестовые слова, представл ющие собой совокупность и б , соответствующие входньаи наборам и эталонным выходным реакци м блока 1. Проверка осуществл етс  путем сравнени  на элементах . б выходной реакции эталонного .блока записанной в ;блоке 3 пам ти,с реакцией контролируемого блока 1,

Перед проверкой блок 2 выдает команду, по которой устанавливает триггер 9 в нулевое состо ние, и этим запрещает прохождение- импуЛьсов с генератора- 8 через элемент 10 И на счетчик 11.Эта же команда выбирает .в-блоке 3 первое тестовое -СЛОВО, включаем перфоратор 16 и выключает считывассель 18. Одновременно с этим блок 2 переводит элементы 7 в положени , соответствую .щие входам или выходам блока 1. По сигналу Запись блок 2 выводи первое тестовое слово из блока 3 пам ти в блок 4.-Информаци  первог тестового слова с выхода блока 4 поступает на первые входаа элементов И 13, которые закрыты по вторым входам сигнала с дешифратора 12,.

Затем по сигналу Ввод блок

2устанавливает триггер 9 в единичное состо ние, открыва  элемент

И. 10 дл  прохождени  пачки импульсо . с генератор.а 8 на счетный вход счетчика 11 и стробирующий вход дешифратора 12, В результате дешифратор 12 на своих выходах поочередно один за другим вьщает импульсные сигнада,1 которые стробируют элемен- ты И 13, и последовательно разр д разр дом вводит информацию первого теста из блока 4 через элементы И 13 в регистр теста 5, с выходов которого информаци  поступает на входы контролируемого блока 1 и элементов б сравнени . Импульс переполнени  счетчика 11 устанавливает триггер 9 в нулевое положение, прекраща  прохождение импульсов через элемент И 10, и производит анализ результата сравнени  по элементам б.

Этот же сигнал осуществл ет .перепись информации из регистра 5 в буферный регистр 14 и перфорацию перфоратором 16 регистра 14,

прошедшей предварительно преббразование в первом преобразователе 15 кодов. Закодированна  инфopvIaци  первого теста заноситс  во второй

блок 17 пам ти на перфоленту. в случае, если выходна  эталонна  информацией регистра 5 совпадает с реакциейблока 1 во вЪех разр дах, элементы 6 через блок 2 управлени  вывод т из блока 3 /следующее проверочн е слов.о и т.д., пока блок

1 не будет проверен полностью. При этом с помощь-ю блоков 14-16 на перфоленте записываетс  полна  провер юща  программа 1. При неаравнении хот  бы на одном из элементов 6 блок 2 выдает на блок 4 запрещающий сигнал, останавлива  этим проверк-у. Останов св зан либо с неисправностью блока 1, котора  устран етс , либо требует коррекции программы, записанной в - блоке 3 -и повторного ее прогона.

После устранени  всех ошибок перфоленты .заканчиваетс  первый цикл, в результате которого на перфоленте записываетс  полностью отработан  на   контролирующа  .программа. Возможные ошибки, возникавшие в п роцессе перфорации, будут проконтролированы на втором цикле контрол ,-который проводитс  сразу же после окончани 

первого цикла.

I

-Перед работой по второму циклу контрол  блок 2 выдает команду, котора  устанавливает тригге1р 9 в нулевое положение, запреща  прохождение импульсов с генератора 8, Эта

ж команда, дешифрованна  в блокад 3, 18 и 16, отключает первый блок 3 пам ти от магистрали, включает перфоратор 16 и включает считыватель 18. В результате на входах блока 4

записи устанавлива етс  информаци 

о первом тесте, выведенна  с перфоленты блоки 17 считыватель 18 и преобразованна  BTOpbiM преобразователем кодов 19. По сигналу Запись блок 2 выводит первое тестовое слово из блока 19 в блок 4 и далее аналогич- но тому, как а первом цинле, с той лишь разницей, что информаци  об очередном тесте вьшодитс  не из первого блока 3 пам ти, а из второго - 17. в результате выполнени 

второго цикла проверки осуадествл ет . с  контроль перфоленты, выполненной на этапе первого цикла.

Изготовленна  и проверенна  таким 0 образом перфолента может теперь быть и спользована дл  контрол  других из .Йелий данного типа, причем проверку на устройстве в этом случае можно вести без первого цикла, а только на вторЪм.

Г Таким образом введение блокйв 14-19 позвол ет устранить ошибки в пер .фоленте до проведени  контрол , сократить число остановов при

контроле иэ-эа неверной перфоленты и. этим повысить быстродействие устройства контрол .

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ,БЛОКОВ ПО ав. св.

   № 868763, отличающеес я тем,' что, с целью повышения быстродействия устройства, в него введены буферный регистр, первый преобразователь кодов, перфоратор, второй блок памяти, считыватель, второй преобразователь кодов,соединенный выходами с входами блока записи,входом с выходом;считывателя, первый вход которого подключен, к первому выходу блока управления и-первому входу перфоратора, второй вхрд - к выходу второго блока памяти, соединенного входом с выходом перфоратора, второй вход которого соединен с выходом первого преобразователя кодов, третий вход - с вторим выходом счетчика и первым: входом буферного регистра·,· подключенного вторыми входами к выходам регистра теста, а •выходом- к входу первого преобразо. вателя кодов <