Изобретение относитс к и вычислительной технике, а именно к запоминающим устройствам и системам переработки и хранени и формации . По основному авт. св. W 951407 известно устройство дл контрол блоков коррекции ошибок в пам ти; содержащее первый шифратор, выход которого вл етс первым вы ходом устройства, второй шифратор вход которого вл етс первым вхо дом устройства, выход второго шиф ратора подключен к одному входу первой сравнени , второй вход которой вл етс вторьви входом устройства, выход первой схемы сравнени подключен ко входу дешифратора, вторую схему сравнени блок управлени , коммутатор, один информационный вход которого подключен к входу второго шифратора , другой информационный вхо к первому выходу блока управлени выход кололутатора подключен к входу первого шифратора, и третью схему сравнени , первый вход которой подключен к выходу первой схемы сравнени , а выход третьей схемы сравнени вл етс вторым выходом устройства, второй вход третьей схемы сравнени подключен выходу второй схемы сравнени , вх ды которой подключены соответстве но к выходу первого шифратора и второму выходу дешифратора tilОднако контроль блоков коррекц ошибок осуществл етс только в режиме считывани . Кроме того, не исправности в цеп х коррекции оши бок лишь обнаруживаютс , но не ло кализуютс . .Целью изобретени вл етс повышение достоверности контрол . Цель достигаетс тем, что в устройство введена четверта схем сравнени , входы которой подключены соответственно к выходам пер вого и второго шифраторов, а выход вл етс трютьим выходом устройства . На чертеже представлена схема устройства. Устройство содержит блок управ лени 1, коммутатор 2, шифраторы 3 и 4, схемы сравнени 5 - 8, дешифратор 9. Устройство работает следующим образом. В режиме записи на первый вход 10 устройства поступают информаци онные сигналы, подлежгицие записи в накопитель. При этом блок управ лени J. разрешает прохождение ин .формационных сигналов через комму татор 2-на входы первого шифратора ( шифратора записи, представл ющего собой р д цепочек, состо щих из сумматоров по модулю 2 и формирукицего контрольные разр ды, соответствунмцие определенному корректирующему коду, например коду Хэм- / минга, с исправлением одной ошибки . Выходные сигналы первого шифратора поступают на первый выход 11 устройства дл записи в накопитель . Информационные сигналы поступают также на входам второго шифратора 4 (шифратора считывани аналогичного первому. Шифратор 4 формирует те .же контрольные разр ды , что и шифратор 3. Выходные сигналы обоих шифраторов сравниваютс друг с другом схемой сравнени 5. Сигнал на ее выходе 12 указывает на правильную работу обоих шифраторов (при наличии сравнени ) или на неисправность одного из них (при несравнении. .В режиме считывани на первый вход 10 устройства поступают информационные , а на второй вход 13 контрольные разр ды, считанные из накопител . Блок управлени 1 разрешает прохождение информационных сигналов через коммутатор 2 на входы первого шифратора 3, одновременно те же сигналы поступают на вход аналогичного второго шифратора 4. Выходные сигналы обоих шифраторов сравниваютс друг с другом схемой сравнени 5. При положительном результате сравнени работа устройства продолжаетс . Контрольные разр дда, образованные шифратором 4, сравниваютс схемой сравнени б с контрольными разр дами, считанными из накопител . При отсутствии ошибок в считанной информации сигналы на обоих входах схемы сравнени 6 одинаковы, ее выходные сигналы, представл ющие собой синдром, равны нулю. Если же произошла ошибка, то синдром отличен от нул . Сигнал синдрома с выхода схем сравнени 6 поступает на вход дешифратора 9 , первый выход которого представл ет собой совокупность шин, соответствующих информационным разр дам, второй выход - совокупность шин, соответствующих конт-рольным разр дам. Сигналы с этих выходов используютс дл коррекции ошибок в соответствующих разр дах (вне устройства и, кроме того, дл контрол правильности работы цепей коррекции саиибок. Необходимость контрол диктуетс тем, что при неправильной работе дешифратора или других блоков коррекции ошибка не только не будет скорректирована , но может быть внесена дополнительна ошибка.The invention relates to computing technology, namely to storage devices and processing and storage systems and formations. According to the main author. St. W 951407 discloses a device for monitoring memory error correction blocks; containing the first encoder, the output of which is the first output of the device, the second encoder whose input is the first input of the device, the output of the second encoder connected to one input of the first comparison, the second input of which is the second input of the device, the output of the first comparison circuit connected the decoder input, the second comparison circuit of the control unit, the switch, one information input of which is connected to the input of the second encoder, another information input to the first output of the control unit, the output of the collator under It is connected to the input of the first encoder, and the third comparison circuit, the first input of which is connected to the output of the first comparison circuit, and the output of the third comparison circuit is the second output of the device, the second input of the third comparison circuit is connected to the output of the second comparison circuit, which the output of the first encoder and the second output of the decoder til. However, the error correction blocks are monitored only in read mode. In addition, no faults in the error correction chains are only detected, but not localized. The object of the invention is to increase the reliability of the control. The goal is achieved by introducing a fourth comparison circuit into the device, the inputs of which are connected respectively to the outputs of the first and second encoders, and the output is the third output of the device. The drawing shows a diagram of the device. The device contains a control unit 1, a switch 2, encoders 3 and 4, comparison circuits 5-8, a decoder 9. The device operates as follows. In the recording mode, information signals are sent to the first input 10 of the device, subject to recording in the drive. In this case, the control unit J. permits the passage of information signals through the switch 2 to the inputs of the first encoder (the record encoder, which is a series of strings consisting of modulo-2 adders and the form control bits, corresponding to a specific correction code , for example, Ham- / Ming code, with the correction of one error. The output signals of the first encoder are fed to the first output 11 of the device for writing to the drive. Information signals are also received at the inputs of the second encoder 4 (encoder reads similar to the first one. The encoder 4 generates the same check bits as the encoder 3. The output signals of both encoders are compared with each other by a comparison circuit 5. The signal at its output 12 indicates that both encoders work correctly (if there is a comparison) or a fault one of them (in case of incomparability.) In the readout mode, information is sent to the first input 10 of the device, and the second input 13 check bits, read from the accumulator. The control unit 1 allows the information signals to pass through the switch 2 to the inputs of the first encoder 3, while the same signals are fed to the input of a similar second encoder 4. The output signals of both encoders are compared with each other by the comparison circuit 5. If the comparison is positive, the device continues operation. The check bits generated by the encoder 4 are compared by the comparison circuit B with the check bits read from the accumulator. In the absence of errors in the read information, the signals at both inputs of the comparison circuit 6 are the same, its output signals representing the syndrome are zero. If an error has occurred, then the syndrome is different from zero. The syndrome signal from the output of the comparison circuits 6 is fed to the input of the decoder 9, the first output of which is a set of tires corresponding to the information bits, the second output is the set of tires corresponding to the control bits. The signals from these outputs are used to correct errors in the corresponding bits (outside the device and, moreover, to monitor the correct operation of the saibib correction circuits. The need for monitoring is dictated by the fact that if the decoder or other correction blocks do not work correctly, the error will not be corrected, but An additional error may be introduced.
С целью контрол сигналы с первого вьхода дешифратора 9 подаютс на вход коммутатора 2. Блок управлени 1 пропускает их ерез коммутатор 2 на вход первого шифратора 3. Выходные сигналы сх@иы сравнени 5, нач1|на с этого момента , не принимаютс во внимание ( она сбою роль уже сыграла в цикла ). Выходные сигналы шифратора 3 подгаотс на один из входов схемы сравнени 7, на ее другой вход поступают сжгналы со второго выхода дешифратора 9. Яа выходе схемы сравнени 7 снова фор(ъшруетс синдром, который схемой сраз- нени 8 сравниваетс с ранее сформированным ( схемой сравнени |) сийд ромом. Если сигналы на обоих входах схемы сравнени 8 совпадают, то это свидетельствует о правилы.In order to control, the signals from the first input of the decoder 9 are fed to the input of switch 2. The control unit 1 passes them through switch 2 to the input of the first encoder 3. The output signals cx @ iy comparison 5, beginning 1 | from this moment, are not taken into account ( Failure has already played a role in the cycle). The output signals of the encoder 3 prepares to one of the inputs of the comparison circuit 7, and to its other input, the signals from the second output of the decoder 9 arrive. On the output of the comparison circuit 7 again the odds (the syndrome compares with the previous circuit 8 compared with the comparison | If the signals at both inputs of the comparison circuit 8 coincide, this indicates the rule.
ной работе цепей коррекции ошибок, если не совпадают, то на выходе сх&аа сравнени 8, который вл етс третьим выходом 14 устройства, формируетс сигнал неисправностиIf the error correction circuits work, if they do not match, then the output of c & aa compare 8, which is the third output 14 of the device, generates a fault signal
цепей коррекции. При локализацииcorrection chains. With localization
неисправности шифратоЕш 3 и 4 можно не рассматривать, так как сигнал об их правильной или неправильной работе был получен в началеfailures of encoder 3 and 4 can not be considered, since the signal of their correct or incorrect operation was received at the beginning
цикла (на выходе схемы сравнени Ь}. Таким образом, предлагаемо устройство обладает существенным вреимуи ством перед прототипом благодар , что обеспечивает контроль правида ностй цепей коррекции сшибок 1 Шфраторов в режиме записи и дает возможность частично локализовать неисправность, что повышает достоверность контрол .cycle (at the output of the comparison circuit b). Thus, the proposed device has significant time in front of the prototype due to the fact that it provides control of the correctness of error chains of 1 Shfratorov in the recording mode and makes it possible to partially localize the fault, which increases the reliability of the control.