SU1024912A1

SU1024912A1 - Устройство дл вычислени функции @ = @ + @

Info

Publication number: SU1024912A1
Application number: SU823374987A
Authority: SU
Inventors: Ильмар Оттович Арро; Олег Эрвинович Кангур; Аво Эйнарович Отс
Original assignee: Таллинский Политехнический Институт
Priority date: 1982-01-06
Filing date: 1982-01-06
Publication date: 1983-06-23

Description

Изобретение относитс к цифровой вычислительной технике и предназнамено дл использовани в специализированных мини-ЭВИ.

Известно устройство дл вычислени квадратного корн из суммы квад .ратов двух чисел, содержащее счетчики , схемы сравнени , делители частоты , блоки утроени , элементы И и НЕ и блок управлени СО-

Однако.такое устройство обладает низкой точностью.

Наиболее близким к изобретению по технической сущности вл етс устройство ДЛЯ вычислени квадратйого корн из суммы квадратов двух чисел, содержащее схему сравнени , блок умножени , блок вычислени коэффициентов , суммирующий и вычитающий счетчики 2.

Однако известное устройство также обладает низкой точностью, что св зано с нецелесообразным выбором вида вспомогательной функции, значени которой хран тс в блоке вычис е ни коэффициентов.

Целью изобретени ние точности.

Поставленна цель что в устройство дл ции Z , содержащее блок выборки меньшего числа, блок делени , блок пам ти и три блока умножени , причем первый и второй входы блока выборки меньшего числа соединены с входами соот.ветственно первого и второго аргументов устройства, первый .выход блока выборки меньшего числа соединен с первым входом блока делени , второй вход которого соединен с вторым выходом блока выборки меньшего числа и первым входом первого блока умножени , второй вход и выход которого соединены соответственно с выходом второго блока умножени и выходом устройства, дополнительно введены блок возведени в, квадрат, сумматор и вычитатель, первый и второй входы которого соединены соответственно с первым и вторым выходами блока пам ти, вход которог о соединен с выходом старших разр дов блока возведени в квадрат, вход которого соединен с выходом блока делени , выход вычитател соединен с пер вым входом третьего блока умножени , второй вход и выход которого соединены соответственно с выходом младших разр дов блока возведени в квад первым входом сумматора, вто рой вход и выход которого соединены соответственно с первым выходом блока пам ти и первым входом второго блока умножени , второй вход которого соединен с выходом всех разр дов блока возведени в квадрат. На чертеже представлена блоксхема устройства.

Устройство дл вычислени функции Z содержит блок 1 выборки меньшего числа, блок 2 делени , блок 3 возведени в квадрат, блок i пам ти , блоки умножени , сумматор 8 и вычитатель 9.

Блок пам ти k содержит дешифратор и две запоминающие матрицы.

Устройство работает следующим образом .

Числа X и у поступают на входы блока выборки меньшего числа 1, который сравнивает их и коммутирует на выходы так. Чтобы на первом выходе блока 1 всегда оказывалось меньшее число (будем считать, что это Y), а на втором выходе большее {Х). Оба числа поступают на входы блока делени 2, в котором вычисл етс частное X Р частное поступает на входблока возведени в квадрат 3, в котором вычисл етс величина % . Одновременно в блоке 3 двоичный код величины разбиваетс на две группы разр дов - старшую Р) и младшую

Число разр дов старшей группы п. определ ет шаг , с которым в запоминающих,матрицах блока пам ти k хран тс значени вспомогательной

/TTF-i .

i(ib)

функции Р

Остальна часть устройства работает аналогично известному. Старша группа разр дов поступаетна вход дешифратора блока пам ти k Выходы . дешифратора, чисдо которых равно , соединены с- соответствующими строками запоминающих матриц. В первой матрице хран тс значени функции f(p), а во второй матрице - значени f(h), соответствующие сдвигу аргумента на шаг h. По вление определенной кодовой комбинации входе , дешифратора приводит к выборке соответствующих строк запоминающих матриц и по влению на выходе первой матрицы (первом выходе блока ) зна31 чени Г(Ьст), а на выходе второй мат рицы (втором выходе блока 4) значени f(p)CT+h), Выходы блока 4 соединены с входами вычитател -9 в кото ром вычисл етс разность Д.Г() -f()cT). С выхода вычитател 9 та разность поступает на вход блока умножени 7 на второй вход которого поступает с второго выхода блока воз ведени в. квадрат 3 младша группа разр дов величины . В блоке 7 вычисл етс произведение ь., которое поступает на вход сумматора 8, на другой вход которого из блока пам ти Ц поступает значение f(f. В сумматоре 8 вычисл етс сумма f((b) Г(ет)+ Л-р-ил . Таким образом, совокупность блоков 7-9, составл ю-щаЯ блок интерпол цииj осуществл ет линейную интерпол цию функции f(|i). Значение функции f( с выхода сумматора 8 поступает на вход второго блока умножени 6, в котором оно умножаетс на полноразр дное значение р, поступающее с выхода блока возведени в квадрат 3. Ойновременно с умножением к произведению прибавл етс единица. С выхода второго блока умножени 6 на второй вход пер вого блока умножени 5 поступает величина l-fjSf (р),, котора умножаетс на большее из входных чисел X, поступающее с второго выхода блока 1. 2 На выходе блока 5 образуетс искомое значение Z . Устройство позвол ет реализовать разумный компромисс между сложностью, точностью и быстродействием. Гибкость достигаетс возможностью произвольного выбора шага табулировани и разр дности чисел. Вспомогательна функци f(p) выбрана такой, чтобы, обеспечива простые операции дл вычислени значени Z, она наилучшим образом подходила дл линейной интерпол ции . . V25E V Искома Функци Z x-yi + () x-/.H-ot2 Х-/ r+fb (1) x-TVfft j - л-т.1-ЮС вычисл етс в предлагаемом устройстве согласно алгоритму Zt D-i-H |b)3, -.vcre:d Функци f(f) на интервале tjMl ближе к линейной, чем функций-ff, -п у 1+ или функци г,--- , используема в известном ycfpoAcTBe. При одинаковом шаге табулировани в -предлагаемом устройстве достигаетс повышение точности в 27,6 раза поj сравнению с непосредственным вычислением и в 6,9 раза по сравнению с известным устройством.

IT

Claims

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ Z = V х²+у^г, содержащее блок · выборки меньшего числа, блок деления, блок памяти ;и три блока умножения, причем первый и второй входы блоков^ выборки меньшего числа соединены с входами соответственно первого и второго аргументов устройства, первый выход блока выборки,'меньшего числа соединён с первым входом блока деления, второй вход которого соединен с вторым выходом блока выборки меньше- го числа и первым входом первого блока. умножения, второй вход и выход которого соединены соответственно с выходом второго блока умножения и вы: ходом устройства, отличающ е е с я тем, что, с целью повышения точности, в него введены блок возведения в квадрат, сумматор и вычитатель, первый и второй входы которого соединены соответственно с первым и вторым выходами блока памяти, ·. вход которого соединен с выходом старших разрядов блока возведения в квадрат, вход которого соединен с выходом блока деления, выход вычитателя соединен с первым входом третьего блока g умножения, второй вход и выход которого соединены соответственно с выходом младших разрядов блока возведения в квадрат и первым входом сумматора, второй вход и выход которого соединены соответственно с первым выходом блока памяти и первым входом второго блока умножения, второй вход которого соединен с выходом всех разрядов блока возведения в квадрат.

iU _п„ 1024912 и предназнав специализидля вычислеявляется повыше ί 1024912