CN1009034B

CN1009034B - 离散余弦变换装置

Info

Publication number: CN1009034B
Application number: CN87103462A
Authority: CN
Inventors: 斯蒂芬纳斯·玛丽亚·克里斯蒂安纳斯·博; 科内利斯·彼得·维塞
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1986-05-12
Filing date: 1987-05-09
Publication date: 1990-08-01
Also published as: CN87103462A; JPS62269519A; US4837724A; EP0245903A1; KR870011803A; NL8601183A

Abstract

在一中间结果精确度和待进行运算的次数均等分布的离散余弦变换(DCT)装置中，先对N个输入样本组进行混洗操作(903)，然后将这输入样本以不同于接收它们时的次序加到混合电路90。混合电路90提供各先后两输入样品的和数和差数。选择电路91连续将所有和数样本，但除去最后一个返送给混合电路输入端。各差数样本和最后和数在乘法器92中乘以一组加权因子的一个加权因子一次，然后将由此得出的各积样本按组在累加器电脑93中进行累加，各组提供一个交换系数。

Description

本发明是关于一种用于数字输入信号的一组N输入样本离散余弦变换系数的实时计算的装置。该装置特别适宜对数字化视频信号进行变换编码，以降低其位率。以下称这种装置为DCT装置。

本发明还涉及到从如此求得的系数计算出原N个输入样本用的装置，这个装置以下称之为IDCT装置。

如通常大家所知道的那样，变换编码是简化数据的一种方法，这种方法是将电视图象划成多个N×N象素块，把各象素块视为一系列（N×N）个彼此正交的基本图象B（i，k）的总和，其中i，k＝0，…N-1，其各自的加权因子为y（i，k）。这里进行数据简化是可能的，这是因为由于在象素块中的各象素具有相关性，因而信息只集中于数量有限的非相关性基本图象上，所以只有各有关加权因子是重要的，其它可以不予考虑。

为从数学上说明各加权因子的计算方法，用N×N矩阵X表示N×N个象素块，在N×N矩阵Y中安排各加权因子，限定N×N变换矩阵A使其与各基本图象B（i，k）有关。更详细地说，下列关系式成立：（1）…B（i，k）＝A_iA^T _K。式中，A_i表示一个各列等于变换矩阵A第i列的矩阵，A^T _K表示一个各行等于矩阵A第K行的矩阵。这时，所述各加权因子是从矩阵乘法（2）…Y＝A^TXA得出的。（2）式中，A^T表示经过转置后的矩阵A。有关上述内容更详细的资料，见参考资料1。

要按（2）式计算各加权因子，原变换矩阵A及其转置后的形式A必须是已知的。但（2）式与（3）式…Y^T＝（XA）^TA等效，因而要将该矩阵相乘只需应用变换矩阵A。更详细地说，可以先计算积阵P＝XA，然后将P 转置，最后计算Y^T＝P^TA。进行（3）式矩阵乘法用的装置在，例如，参考资料2中有介绍。要转置P可利用一个中间存储器。将P在该中间存储器中逐行写入，逐列读取。由于X和P^T都乘以同一个矩阵A，因而可以用同一个电路进行以上两个乘法。

为从这样获得的各加权因子还原成各原象素块，必须对这些加权因子进行如下的逆转换：

（4）…X＝AYA^T

按照以上所述，（4）式与（5）式等效：

（5）…X＝A（AY^T）^T

应该指出，诸如（3）式中的P＝XA和Y^T＝PA，或（5）式中的P'＝AY^T和X＝AP^T等积阵是从一系列矢量矩阵乘法求得的。实际上是将，例如，X的各行乘以A，以求出P的对应行。

我们发现，这种变换中不能忽略的各加权因子的数目与所选用的各基本图象的结构有密切关系，因而也与所选用的变换矩阵有密切关系。目前经常使用的最佳变换矩阵是离散余弦变换矩阵，这种矩阵各元素a（i，k）的定义如下：

（6）…ai，k＝Qe（k）COS｛π（2i＋1）k/2N｝

i，k＝0，1，2，…N-1

若k＝0，则e（K）＝1/

\sqrt{2}

若k＞0，则e（k）＝1

Q是比例常数，若该矩阵用以计算正变换的各加权因子，则Q＝2/N，若该矩阵用以计算逆变换的加权因子，则Q＝1。

将两个N×N矩阵彼此按一般方法相乘时（这叫做直接法），对积阵的各N积元素需要做N²次乘法运算，还需要N（N-1）个加法运算。例如，参数资料3中就介绍了根据该直接法工作的DCT装置，参考资料4和5介绍了所谓快速法，这种方法用少得多的乘法和加法运算得出所希望的结果。例如，采用参考资料5所述的方法时，若N＝8，则只需进行13次乘法和29次加法运算。这些公知方法的缺点在于，计算过程中的中间结果，由于以后还要经过若干处理步骤，因而必须非常准确（这就是说，这些中间结果的字长必然很长）。这里所说的还需要进行的若干处理步骤显然是乘法。

本发明的目的是提供一种DCT装置的另一种实施方案，这个实施方案对各中间结果精确度的要求不怎么严，与参考资料与所介绍的DCT装置相比，需要进行的数学运算次数虽然可能有所增加，但增加的次数却是可以接受的。

本发明的DCT装置包括：

－混合装置，一行N×N象素块的N个象素及若干辅助样本即加到此混合装置，以便加上或减去预定的象素组合，和加上或减去预定的辅助样本的组合，从而产生和数样本和差数样本；

－选择装置，用以接收该和数样本及差数样本，并提供所述辅助样本和转移样本，各辅助样本由从所述和数及差数样本中选取的样本组成，转移样本则由剩下的和数及差数样本组成。

－乘法装置，用以接收各转移样本；并将各转移样本只乘从多个预定的加权因子中选取的一个加权因子以产生积样本；

－累积装置，用以接收积样本，并累加各给定样本以产生各项系数。

采用本发明则各输入象素只需用一些数乘一次（在此为变换矩阵的乘法因子），因而各中间结果的精确度要求不大于各系数所要求的精确度。但这一来，数学运算的次数增加了（至少与参考资料5所述的DCT装置比较是如此）。事实上，本发明的这种DCT装置在N＝8时需要进行约22次乘法运算和34次加法运算（包括20次累加运算），而这些运算次数在实用中还是可以接受的。

参考资料

1.彩色电视图像的实时正交变换；

H.Bacchi，A.Moreau.

《菲利普技术评论》1978/1979年第8卷，第4/5期，第119-130页。

2.彩色视频信号数字化的方法及其装置；

J.H.Peters;美国专利4，405，936。

3.多点离散余弦处理机；

L.W.Randy，A.Mesa;美国专利4，449，194。

4.离散余弦变换的快速计算算法;

W.H.Chen，C.H.Smith，S.C.Fralick;

《电气与电子工程师协会会刊-通信部分》1977年9月第COM-25卷，第1004-1009页

5.计算离散余弦变换的新算法，B.G.Lee;《电气与电子工程师协会会刊－声学、话音和信号处理部分》1984年，第ASSP-32卷，第6期，第1243-1245页

6.用图象变换码将时间离散视频信号数字化的方法及装置;J.H.Peters；美国专利4，398，217。

图1是视频信号变换和编码装置的示意图;

图2表示该诸信号采样的时刻，也表示凑在一起形成一个块的诸信号样本;

图3是变换装置的一个实施例;

图4是一个8×8DCT变换矩阵;

图5表示一组8个输入样本X_i，k与8个变换系数P_i，k之间的关系;

图6是新DCT算法的示意图;

图7是本发明按图6算法的DCT装置;

图8是图7的DCT装置的又一个实施例;

图9是可用于图8装置中的选择电路;

图10是说明图8DCT装置工作情况用图

图11是本发明IDC装置置示意图。

图1是视频信号变换和编码装置示意图。该装置包括一个供应视频信号

（t）的视频信号源1。该信号加到取样电路2，取样电路2则在取样脉冲S（qT）的控制下从该视频信号提取样本

（qT）。在此情况下，q＝…，-1，0，1，2…各取样脉冲以f_s＝1/T的频率出现。然后将这些视频信号样本加到模/数转换器3上。模/数转换器3提供数字视频信号样本X（q）。这些样本依次加到变换和编码装置4上，以产生所要求的变换加权因子。变换和编码装置4，更详细地说，包括变换装置5，变换装置5接收视频信号样本x（q）并将它们转换成变换加权因子y（m）。接着，这些变换加权因子加到字长可调的编码器6，编码器6则将各变换加权因子转换成适当字长的代码字z（m）。编码器6包括一个辅助编码器61，辅助编码器61的作用是接收各变换加权因子，确保编码真实。代码字z（m）的字长由量b（j）确定，量b（j）则由位分配存储器62提供。因此该辅助编码器提供字长变化的代码字z（m），而且确保不考虑各给定变换加权因子y（m），即在它们编码时不采用任何位。参考资料6介绍了编码器6一个特别值得推荐的实施方案。应该指出，从视频信号取样和从视频图象取样的样本在图2中用点示意表示。

为完整起见，图3显示了变换装置5的一个实施例，这是块形成电路7和变换电路8的示意图。块形成电路7按例如图2所示N＝8时的方法将图象划分成数个N×N象素（视频信号样本）块。为此，块形成电路7的输入端70接收连续出现的视频信号样本X（q）。在输入端70上连接有N-1（＝7）个级联排列的延迟线路71（.），各延迟线路的容量为R-8个视频信号样本。其中R是一电视行各视频信号样本的数目。该块形成电路7的输入端70和各延迟线路71（.）的输出端都通过各“与”门电路72（.）接到“或”门电路73的输入端。各“与”门电路也按这样的方式接收八个控制脉冲，使得先是来自延迟线路71（7）的八个视频信号样本加到变换电路上，接着是来自延迟线路71（6）的八个视频信号样本，然后是来自延迟线路71（5）的八个视频信号样本，如此类推，先后加到变换电路上。这些控制脉冲由模64计数器74产生，取样脉冲即加到模64计数器74中。解码网络75接到计数器74上，其八个输出端75（.）接到各“与”门电路的输入端。每次计数器的计数位置有1，2，3，…8中的任何一个位置时，解码网络75就在输出端75（7）提供一个逻辑“1”。每次计数器的计数位置为9、10、11、…16等中的一个位置时，在输出端75（6）就出现一个逻辑“1”。一个象素块的各视频信号就以这种方式逐行连续出现在“或”门电路73的输出端上。

变换电路8由第一变换器9、存储器10和第二变换器11组成。这些变换器结构相同，个个都由DCT装置组成。在此情况下，变换器9提供积阵P＝XA（见（3）式），积阵P是由诸系数P_i，k组成。这些系数在控制电路12控制下逐行写入存储器10中，逐列从该存储器中读出。转置积阵P^T即以这种方式取得，然后加到变换器11上。

在作为DCT装置的变换器9或11中，象素块一行中的所有N个象素都乘以DCT变换矩阵A的所有N列（矩阵A的各元素系限定于（6）式的范围内），N＝8时如图4所示。在图4中，很明显DCT矩阵因测角函数所具有的周期特性而具有极其特殊的结构。当一个8×8象素块的第i行的视频信号样本X_i，0、X_i，1，…X_i，7表示，积阵P第i行的各项系数用P_i，0、P_i，1、…P_i，7表示时，图5中所示的关系适用于该两者之间。在图5中，DCT矩阵的各元素a_i，k采用了简化的写法。各元素a_i，k的幅值用变换元素C^m _g代替，其定义如下：

（7）C^m _g＝ 2/(N) Cos〔（m/q）π〕

在上述情况下，N＝8，故q＝16。这时，下列关系成立，即C⁴ ₁₆等于 2/(N) cos（4π/16）当N＝8时，则a_i，k＝2/（N

\sqrt{2}

）。

图6是图中5N＝8时所适用的算法。从图6中可以看出，要计算各系数P_i，k，可以先加上或减去那些待乘以各相等变换元素C^m _g的视频信号样本。这之后才真实地进行乘法运算。从图6也显然可以看出，若N＝8，则对每8个系数组成的一组所需进行的运算不超过22个乘法、14个加法和24个累加运算。在这方面应该指出的是，在图上的任何分支中不出现两个或两个以上的乘法，这个性质在确定各中间结果的字长时非常重要。图6中，这些中间结果用字母u、v、w、z表示。

图7是根据图6中所示的新DCT算法实施的DCT装置的一个实施例。它包括一个混洗电路903，各视频信号样本即按X_i，0、X_i1、…X_i7的顺序加到该电路中。混洗电路903提供同样的视频信号样本，但以不同的序列提供。更具体地说该顺序为X_i，0、X_i，7、X_i，3、X_i，4、X_i，1、X_i，6、X_i，2、X_i，5。该诸视频信号即以这种顺序通过输入端901加到混合电路90。辅助样本也通过输入端902加到混合电路90上。加法和减法运算是在这些视频信号样本和辅助样本上进行的，从而得出和数样本和差数样本，这些样本在图6中以u₀至u₇表示，在图5中用括弧括起来。这些样本加到选择电路91，选择电路91则将图6中所示的和数样本u₀、u₁、u₂、u₃、v₀、v₁作为辅助样本加到混合电路90的输入端902上。差数样本u₄、u₅、u₆、u₇、v₂、v₃、w₁以及和数样本w₀都作为转移样本加到乘法电路92上，各转移样本即在乘法电路92中乘以图6中所示的各有关变换分量，从而得出图6中所示的z₀至z₂₁的积样本。这些积样本加到累加电路93，累加电路93则如图6所示，将给定的各积样本加起来，得出所要求的各系数pi，m。这些系数可暂时存储在缓冲存储器94中。

在所举的实施例中，从实用的角度出发，在选择电路91和乘法器电路92之间加了一个存储器电路95。之所以这样做是因为在混合电路90中进行数学运算的速率可以低于在乘法电路92中进行数字运算的速率。

图8是DCT装置更详细的实施方案。此装置运算情况的示意图如图 10所示。更详细地说，图10中的第一列表示图8中各存储器的编号，其它各列表示出现时钟信号之后该诸存储器的内容。这些时钟脉冲在第一行中从1－直编号到53。在图8中，各视频信号样本和各系数不采用上面和图6中使用过的脚标i。应该指出的是，图10中短线“-”表示有关存储器的内容不变。

在图8所示的DCT装置中，混洗电路903由两个带可寻址存储单元的存储器903（.）组成，例如，随机存取存储器RAM。每个存储器903（.）接收视频信号样本X_{i 1k}。这些存储器由读写地址指令WR₁和R₁这样控制，使得各给定的视频信号都写入这些存储器中之一，同时，出现在其它存储器中的视频信号样本则从该存储器读取。从该存储器读取的视频信号样本xi 0、Xi 3、Xi 1、Xi 2在响应图10中所示的其中一个时钟脉冲1、7、13、19时临时存储在缓冲存储器904（1）的混合电路90中，缓冲存储器904（1）可制成一个锁存器，由锁存启动指令LE₁控制。在响应时钟脉冲4，10，16，22，时从此存储器903（.）读取的视频信号样本X_{i 7}，X_{i 4}，X_{i 6}，X_{i 5}电路90中加到由锁存启动指令LE₂控制的锁存器904（2）上。两锁存器904（.）的实际内容在响应其它各时钟脉冲6、12、18、24、30、36、45时通过选择电路905（.），加到锁存器906（.）锁存器906（.）在锁存启动指令LE₃出现时把这些实际内容接收过来。

各选择电路905（.）以同样方式构成，个个都有两个输入端9051（.）和9052（.）。各输入端9052（.）接收视频信号样本，存储在锁存器904（.）中，各输入端9051（.）。则接收各辅助样本，通过各输入端902（.）加到混合电路上。这些选择电路905（.）也接收两个控制指令SEL₁和SEL₂，该两指令确保来自锁存器904（.）的视频信号或在输入端905（.）的辅助样本存储在锁存器906（.）中。如图9所示，该选择电路可仅仅由两个“与”门电路9053（.）和9054（.）以及一个“或”门电路9055组成。在这种方式下，可以实现这样的情况，例如，在出现时钟脉冲6之后，锁存器906（.）有视频信号样X_i，0和X_i，7，同时在出现，例如，时钟脉冲36之后这些锁存器有辅助样本u₁和u₂。

锁存器906（.）中的样本加到加法减法电路907中，该电路由加法指令AC和减法指令SC控制。此电路在每次该两样本出现在锁存器906（1）和906（2）中时进行减法运算，从而得出差数样本u₃、u₄、u₆、u₅、v₃、v₂、w₁。同样，将该两样本相加即得出和数样本u₀、u₃、u₁、u₂、v₀、v₁、w₀。各样本加到选择电路91上，在该电路中，这种样本在响应锁存启动指令LE₄（与时钟脉冲3、9、12、15、18、21、24、27、30、33、36、39、42、28、51重合）时在锁存器中被提出。各差数样本和和数样本w。接着直接作为转移样本加到缓冲器电路95上。其它和数样本临时存储在三个锁存器911（.）中的一个，这些锁存器分别由锁存启动指令LE₅、LE₆和LE₇控制。从图10可以详细看出哪一个和数样本存储在哪一个锁存器中。从图10中还可以看出何时进行存储，何时将这种和样本作为辅助样本加到锁存器906（.）中。例如，和数样本u₀和u₃在响应时钟脉冲30时分别存储在锁存器906（1）和906（2）中，以便接着提供差数样本v₃，差数样本v₃在响应时钟脉冲33时存储在锁存器910中以便在响应时钟脉冲34时顺次传送到缓冲器电路95中。加法减法电路在响应两和数样本u₀和u₃时所提供的和数样本u₀存储在锁存器910中以响应时钟脉冲36，然后在响应时钟脉冲37时将之存储在锁存器911（1）中，如此类推。从图10中可以看出，所有八个视频信号样本x_i，0至x_i，7在52个时钟脉冲之后被转换成八个当时都出现在存储器951（1）中的转移样本u₄、u₅、u₆、u₇、v₂、v₃、w₀、w₁。

缓冲器电路95也按混洗电路903同样的方式组成，同样也包括两个分别受读和写地址指令R_j和WR_j控制的RAM951（.）。在该情况下控制过程也是这样进行，使得所有计算出来的转移样本，从存在于诸存储器9031（.）中的某一给定组的视频信号开始，都写入诸存储器951（.）中的一个存储器中。在图10中，假设实际计算出来的各转移样本都写入存储器951（1）中，且存储器951（2）包括所有在上一个52时钟脉冲周期中计算出来的转移样本。从图10可以看出，这就是说，在第四个时钟脉冲之后，存储器951（2）包括一套全新的转移样本。

为计算所要求的各变换系数，也将这些转移样本加到乘法电路92上。此电路包括另外两个分别受锁存启动指令LE₈和LE₉控制的锁存器921和922。从一个存储器924（例如ROM）接收诸变换元素C^m _g的乘法器923是装在该两锁存器之间。该ROM由一地址指令R₅控制。锁存器922的内容加到累加器电路93上，累加器电路93按公知的方式组成，它包括加法器电路931和存储器932。存储器932只能容纳加法器931所提供的一个字，它借助于复位指令RES复位。加法器931所提供的和数在响在写指令WR₅时写入该存储器中。该和数也可借助另一个写指令BE写入缓冲存储器94中。

从图10中可以看到，各转移样本u₇、u₄、u₆、u₅在响应时钟脉冲6，8，10和12时分别写入锁存器921中，分别乘以变换元素C¹ ₁₆、C⁷ ₁₆、C³ ₁₆、C⁵ ₁₆，从而相继得出积样本Z₁₈、Z₆、Z₁₄、和Z₁₀，这些积样本在累加器电路93中累加，从而使变换系数p_i，1在响应时钟脉冲16时可以写入缓冲存储器94中。与此相应求出其它各变换系数，使此缓冲存储器94在响应时钟脉冲52时容纳一套全新的八个变换系数。如图10所示，在第四时钟脉冲出现之后的一瞬间出现同样的情况。

上述时间脉冲的产生速率为，例如，视频信号样本产生时的取样频率的六倍。它们可借助于倍频器电路96从脉冲源97所提供的取样脉冲S（qT）中得出。这些时钟脉冲也用以产生各种指令。因此它们就加到模48计数器上，该计数器的计数位置则作为加到带若干可寻址存储单元的存储器99（例如ROM）的地址使用。各存储单元包括所有指令的值“0”和“1”。这些指令借助由多条线组成的总线100加到各不同元件上。

在本说明书的开端已经说明，为收集原来各象素，需要对最后得出的各加权因子进行逆变换。要进行这个逆变换就要进行离散余弦逆变换。这可借助图11所示的IDCT装置进行。IDCT装置与图7DCT装置的区别仅仅在于各电路组合90、91和92、93的配置上。

Claims

1、一种实时计算装置，用以实时计算时间离散输入信号的一组N信号样本的各离散余弦变换系数，其特征在于，该装置包括：

一接收信号样本和若干辅助样本的混合装置，用以加减所述样本的各预定组合，以产生和数和差数样本；

一选择装置，用以接收所述和数和差数样本，并提供所述辅助样本和转移样本，该辅助样本由选上了的那些和数和差数样本组成，转移样本则由其余的和数和差数样本组成；

一乘法装置，用以接收各转移样本，然后将各转移样本乘以选自多个预定加权因子的唯一加权因子，以产生积样本；

一累加装置，用以接收各积样本并累加这些积样本的给定样本，以产生各系数。

2、一种实时计算装置，用以从一组N离散余弦变换系数实时计算时间离散信号的N离散余弦逆变换信号样本，其特征在于，该装置包括：

-乘法装置，用以接收所述诸系数，并将该诸系数个个乘以选自多个预定加权因子的唯一加权因子;

-累加装置，用以接收各积样本，并每次将这些积样本的给定样本累加起来，以产生累加样本;

-混合装置，用以接收各累加样本和若干辅助样本，并加减所述诸样本的预定组合样本，以产生和数和差数样本;

-选择装置，用以接收所述和数和差数样本，并提供所述辅助样本和转移样本，该辅助样本由选上了的那些和数和差数样本组成，转移样本则由其余的和数和差数样本组成;

3、如权利要求1所述的装置，其特征在于，所述辅助样本由和数样本组成。

4、如权利要求1或2所述的装置，其特征在于，该装置还包括混洗装置，N信号样本或N系数即以第一系列的方式加到混洗装置上，混洗装置再以第二系列的方式提供这些对应于待加或减的各样本的组合的信号样本或系数。

5、如权要求1或2所述的装置，其特征在于，所述混合装置包括两个存储器，用以存储第一和其次的第二样本，这些样本由一个选择电路提供，加到一个加法减法电路上，选择电路接收信号样本或累加样本和和辅助样本，并将它们有选择地加到该两存储器中。