CN1009414B

CN1009414B - 使用变换编码的电视传输系统

Info

Publication number: CN1009414B
Application number: CN88102019A
Authority: CN
Inventors: 史蒂芬纳斯·玛丽克·克里斯蒂安纳斯·博杰斯; 爱志迪厄斯·安东尼厄斯·彼得阿斯·哈伯拉肯; 罗伯托·沃斯马
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1987-04-10
Filing date: 1988-04-07
Publication date: 1990-08-29
Also published as: KR880013400A; US4831440A; EP0286183B1; DE3872424D1; JPS6419887A; DE3872424T2; CN88102019A; KR970004533B1; ATE77907T1; NL8700843A; EP0286183A1; JP2630802B2

Abstract

在一适用数字图象信号的电视传输系统中，为降低比特率，将各幅图象分解为若干有N×N个象素的子图象。将每幅子图象作二维离散的余弦变换(DCT)以确定基本图象权重因数(系数)，这些因数借助于适应性编码被转换成为可变字长的代码字。通过将所述子图象的每一行象素乘以N×NDCT矩阵(一维变换)而实现这种二维DCT、接着便得乘积元素的N×N数组，其转置型式再乘以N×N的DCT矩阵。

Description

本发明一般地涉及一种用于将数字图象信号从编码站经由传输媒质传输到解码站的电视系统。

更具体地说，本发明涉及一种其编码站设置有变换电路的电视系统，为实现二维正向离散的余弦变换，该变换电路适合于顺序完成两次一维正向离散的余弦变换，用于产生基本图象权重因数，也被称为系数。

所述解码站包括一个变换电路，为实现二维逆向离散的余弦变换，该变换电路适合于顺序完成两次一维逆向离散的余弦变换，以便从所接收的各基本图象权重因数中恢复对应于所述原始图象信号的图象信号。

这样一种电视系统可以构成电视广播系统的一部分，在此情况下，所述编码站构成电视广播发射机的一部分，而每台电视接收机则配备一个解码站。在这种情况下传输媒质是大气，所述数字图象信号用给定的电视频道传输。

要不，这样一种系统也可以构成视频信号记录器的一部分，在此情况下，传输媒质由录象带构成。

通常都知道，可以将数字图象信号作二维变换，以降低其比特率（位速率）。为实现这样一种变换，电视图象被划分为各有N×N个象素的若干子图象，而每幅子图象则被看作是N×N个互相正交的基本图象Bi，k的和，该基本图象Bi，k也各有N×N个象素，并且各有其自己的权重因数yi，k;i，（k＝0，1，2，…………N-1）。

由于子图象各象素之间的相关，信息集中在有限数量的基本图象中。只有关联的权重因数是重要的，其它各权重因数可以忽略。由于这种二维变换，N×N个象素的象块就此被变换成为N×N个权重因数的数据块。然而，在这些权重因数中，只有有限的数量需要传送。基于这个理由，相对于直接传输所述数字图象信号来说，可以做到使比特率大大降低。

为了确定所述权重因数，在数学上将N×N个象素的子图象看作为N×N的矩阵X，所述权重因数也按照N×N的矩阵Y予以排列。此外，定义一个正交的N×N变换矩阵A-它同所选定的基本图象Bi，k集有关。更详细地说，它有表达式

（1）…………Bi，k＝AiA^T _k。

式中，Ai代表一个N×N的矩阵-其各列等于所述变换矩阵A的第i列，而A^T _K代表一个其各行都等于所述矩阵A的第k行的矩阵。所述权重因数则根据矩阵乘法得到

（2）…………Y＝A^TXA。

该表达式中A^T代表A的转置矩阵。有关上述的更多信息可查阅参考文献1。

为了按照表达式（2）计算权重因数，所述原始变换矩阵A及其转置型式两者都可利用。然而，表达式（2）等价于

（3）…………Y^T＝（XA）^TA

这个矩阵乘法只要求有矩阵A。更具体地说，首先可以计算积矩阵 P＝XA，接着可以将P转置，最后就可以计算Y^T＝P^TA。用于执行表达式（3）中所规定的矩阵乘法的一个装置，在参考文献2中作了广泛地描述。为了将P转置，使用一个中间存储器，将P逐行地写入其中，但却逐列地读出。因为X和P^T用同一个矩阵A相乘，所以原则上同一电路可用于两种乘法。

为了从如此获得的权重因数（矩阵Y）中恢复所述原始象素（矩阵X），将这些权重因数作一次逆变换，它被定义如下

（4）…………X＝AYA^T

依照上述，该表达式等价于

（5）…………X＝A（AY^T）^T

依照上述，该积矩阵AY^T将用P′表示。

上述积矩阵P＝XA、Y^T＝P^TA、P′＝AY^T和X＝AP′^T都是从一系列向量矩阵乘法中得到的。例如，在表达式（3）中，将X的一行乘以A，以便得到P的对应行。就此而论，这样一种向量矩阵乘法将被称作为一维变换。更详细地说，P是通过将X的N行（向量）的每一行都作一维正向变换而得到的，Y^T是通过将P^T的N行（向量）的每一行都作一维正向变换得到的。这些变换之所以也称作一维是因为，P和Y^T的一个元素只是分别由所述子图象X和P^T的仅仅一行的元素所决定。因为P的一列的各元素由子图象X的另一行决定，所以Y^T被称为X的二维变换。

相应的一些考虑适用于表达式（5）中的P′和X，式中P′是从Y^T的一维逆变换得到的。

现发现不需传送的权重因数的数量同所选定的基本图象的结构从而同被选定的变换矩阵A是密切相关的。最佳的而且是目前经常使用的变换矩阵是所述离散的余弦变换矩阵，其各元素a_i，k定义如下

（6）…………a_i，k＝Dek cos｛π（2i+1）k/（2N）｝

对于i，k＝0，1，2，…………N-1

同时e_k＝1/

\sqrt{2}

，如果K＝0，

＝1，如果k＞0，

并且有，D是比例常数，如果所述矩阵用于执行正变换，它等于2/N;如果该矩阵用于执行逆变换，它就等于1。

如果将一N维向量用传统方式同一N×N的矩阵相乘（在此情况下，这被称作为直接方法），那么为获得一个N维的乘积矢量，必须进行N²次乘法和N（N-1）次加法。

基于这种直接方法实现其功能的一种离散的余弦变换电路，例如在参考文献3中有所描述。从参考文献4和5知道若干所谓快速方法，在这些文献中，所需结果是次数明显减少了的乘法和加法获得的。例如，如果N＝8，借助参考文献5描述的方法，只用13次乘法和29次加法即完成。这种已知方法的缺点是，各中间结果的字长必须很长，以便得到足够精确的最终结果。

本发明的一个目的是，提供一种电视系统，其中在所述编码站和在所述解码站中，以交替方式实施一维离散的余弦变换，从而在各中间结果的字长方面收到明显的好效果，同参考文献5中描述的方法相比较，只是略微增加所要完成的各种数学运算的数目。

根据本发明，各次一维正向离散的余弦变换是按照以下步骤执行的：

a）通过执行Q个迭代步骤迭代确定两个和元素以及N-2个差元素，从1×N个数据元素d₀至d_N-1的一个数组（它对应于一行的N个象素或是N个乘积元素）开始，其中在第q个迭代步上获得第q阶和元素u_q，r以及第q阶差元素v_q，r，对于它们，有

u_q，r＝u_q-1，t+u_q-1，2-q+1_N-r-1

³⁰v_q，r＝u_q-1，r-u_q-1，2-q+1_N-r-1

r＝0，1，2，……2^-qN-1

q＝1，2，3，……Q

u_0，r＝d_r（即该行第r个象素或乘积元素）;

u_0，N-r＝d_N-r（即该行第N-r个象素或乘积元素）;

Q是小于或等于-1+²logN的最大整数;

b）根据按照步骤a）在第q个迭代步上获得的差元素执行许多进一步的迭代步骤而迭代确定许多辅助的和元素，而在第j个进一步的迭代步上则获得第j阶辅助和元素W_q，j，m，对于它们，有

w_q，j，m＝w_q，j-1，m+w_q，j-1，2-q-j+1_N-1-m

¹⁰m＝0，1，2，……2^-q-jN-1

j＝1，2，……²log（2^-qN）

w_q，o，m＝v_q，m

w_q，0，2-q_N-1-m＝v_q，2-q_N-1-m

c）通过把步骤a）中获得的两个和元素u_Q，O及u_Q，1以及差元素V_q，r及辅助和元素W_q，j，m的每一个，都乘以取自乘法因数集的所述关联的乘法因数而产生子乘积元素，各乘法因数是由所述离散的余弦变换矩阵的元素作线性组合构成的;

d）通过将所述子乘积元素作线性组合而产生有1×N个乘积元素P₀至P_N-1的一个数组的乘积元素。

本发明的相关参考文献如下：

1.彩色电视图象的实时正交变换，拜契（H·Bacchi）、莫劳（A·Moreau）著，见《菲利浦公司技术评论（Philips Technical Review）》，第38卷，1978/1979年第4/5期，第119-130页。

2.“用于将彩色视频信号数字化的方法和装置”授予彼得斯（J·H·Peters）的美国专利，第4，405，936号。

3.“多重点，离散的余弦处理机”，授予兰迪（L·W·Randy）、梅（A·Mesa）的美国专利，第4，449，194号。

4.“用于离散余弦变换的快速算法”，陈（W·H·Chen）、史密斯（C·H·Smith）、来利克（S·C·Fralick）著;见《美国电工电子工程师学会的通信汇刊（IEEE Transactions on Communications）》，com-25卷，第9期，1977年9月，1004-1009页。

5.“一种计算离散余弦变换的新算法”，李（B·G·Lee）著;见《IEEE的声学、语言及信号处理汇刊（Transactions on Acoustics，Speech and Signal Processing）》，ASSP-32卷，第6期，（1984年12月）第1243- 1245页。

6.使用图象变换编码对时间离散的视频信号进行数字化的方法和装置，授予彼得斯（J·H·Peters）的美国专利4，398，217号。

7.数字信号处理中的术语，雷比奈尔（L·R·Rabiner C·S·）著，见《IEEE的音频及电声学汇刊（Transac-tions on Audio and Electroacoustics）》，AU-20卷，第5期，（1972年12月）第322-337页。

8.“多端口寄存器组”（Multiport Register File，丹尼尔·钱（Daniel F·Chan）的美国专利，第4，491，937号。

9.“多端口寄存器的实施”，弗曼（A·Furman）的美国专利，第4，554，645号。

图1概略示出一台装备有按照本发明的电视系统的录象机。

图2A展示用于图1所示电视系统的变换电路。

图2B展示用于图2A变换电路的控制电路。

图3展示一幅由许多象素组成并被分为若干子图象的图象。

图4展示一8×8的离散余弦变换（DCT）矩阵，

图5展示8个象素同图4所示8×8的DCT矩阵的乘积结果，

图6展示构成新的DCT算法的、图5所示各方程的改型，

图7展示所述新的DCT算法的图解，

图8展示用于执行该新的DCT算法的装置;

图9展示解释图8所示装置、为执行按照图7的DCT算法而编排的时间图表，

图10展示逆向DCT算法的图解，以及

图11展示解释图8所示装置、为执行按照图10的逆向DCT算法而编排的时间图表。

图1概略表示一台装备有按照本发明的电视系统的录象机。该电视系统包括编码站1和解码站2。编码站1具有用于接收图象信号S（t）的输入端10，该信号S（t）由图象信号源3，例如摄象机提供。该编码站的输出端11被连接到写头4上，借助于该写头4，被处理过的模拟图象信号S（t）能够寄存在磁带5上。为恢复原始的图象信号，将读头6连接到所述解码站的输入端20上，用以将磁带5上存有的信息转换成电信号。解码站2从其输出端21提供模拟图象信号S′（t），该信号可被加到监视器7上。

在编码站1中，模拟图象信号S（t）在取样电路12中以恰当选择的大约10兆赫的取样频率被取样，以便获得一系统的图象信号取样，（也称作为象素）这些象素在模-数转换器13中被编码成为，例如8比特的脉冲编码调制（PCM）字S（n）。而且，这些象素被施加到一个其结构在下文中说明的变换电路14上。在这方面应当注意，该变换电路适合完成二维离散的余弦变换。为此目的，它将一幅电视图象分成为各有N×N个象素X_i，k的若干幅子图象，并将每幅子图象都变换成为N×N个权重因数y_i，k，（i，k＝0，1，2，…………N-1）的一个数组。这些权重因数接着被加至编码电路15，（例如一种其诸多实例已经在文献中被描述过的所谓场景自适应编码器上。该电路15把在本实施例中总共是8N²比特的N×N个权重因数的各个数组转换成为一系列其总数大大小于8N²比特的可变字长的传输字C（j）。这些传输字的诸比特信号经由调制器电路16加至写头4上，并被寄存在磁带5上。

在解调站2中，由读头6提供的信号在解调电路26中被转换成为各传输字C′（j），后者对应于所述编码站中由调制器电路16接收的传输字C（j）。这些传输字C′（j）被加至解码电路25上，该电路将每个系列的传输字都转换成为权重因数y′_i，k的一个数组。将所述权重因数的数组随后又加至逆向离散的余弦变换电路24上，该电路将该权重因数数组转换为象素X′_i，k的数组，该电路并提供对应于在所述编码站中由所述模-数转换器提供的图象信号取样S（n）的图象信号取样S′（n）。这些图象信号取样S′（n）接着被加至数-模转换器23和低通滤波器27的串联电路上，以便获得模拟图象信号S′（t），该信号可在监视器7上被显示，而且，该信号对应于由图象信号源3提供的图象信号S（t）。

应当注意，在本实施例中图象信号源3在每幅全图象终了时提供一个图象复位脉冲FRS，该脉冲可用于好几种目的。

如前所述，变换电路14适合于将N×N个象素的各子图象作二维离散的余弦变换。图2A概略表示这样一种变换电路的一个实施例。该实施例以前面所述之表达式（3）为基础。在该实施例中，变换电路14有一个象素S（n）被加于其上的输入端14.01，以及一个所述权重因数y_i，k出现于其上的输出端14.02。两个图象存储器14.03（1）和14.03（2）连接到输入端14.01上。它们设置有若干可寻址的存储单元，并且由读/写命令WR1和WR2以这种方式控制，例如，只让一幅图象连续两场的可见行的可见象素写入它们中的一个，而与此同时读取储存在另一图象存储器中的先前一幅图象两场各行的象素。加于相关的图象存储器地址输入端的地址AD1、AD2确定：一个象素被储存到该存储器的哪个存储单元中或者是读取哪一个象素。

更具体地说，所接收的可见图象扫描线的可见象素是逐行地写入所述图象存储器中的。首先是奇数行的象素，接着是偶数行的象素。在一幅图象的所有可见象素都被写入后，所述图象存储器就包含，例如由图3中各圆点表示的所述象素。在图3中，可见象素被写入其中的所述图象存储器的行序号LN沿垂直方向示出，而各可见象素被写入其中的所述图象存储器的列序号PN，则沿水平方向示出。当读出图象存储器的内容时，各幅图象被分为若干N×N个象素的子图象。图3中以N＝8的情况概略展示了这样一种分法。一幅子图象将在下文中用X表示，而它的一个象素则用X_i，k表示。

这样一幅子图象的象素被逐行地加至一维变换器14.04上。在该变换器中，子图象X被乘以固定的变换矩阵A，在此情况下该矩阵A也是一个8×8矩阵，即一个8×8的离散余弦变换矩阵（缩写为DCT矩阵）。由此得到由元素P_i，k组成的8×8积矩阵P＝XA。

两个子图象存储器14.05（·）被连接到该一维变换器14.04的输出端上。如同各图象存储器14.03（·）一样，它们有可寻址的存储单元，并且由写/读命令WR3和WR4以这样一种方式来控制，就是将积矩阵P的元素写入所述两存储器之一中，而储存在另一存储器中的先前的积矩阵P的元素则被读出。更详细地说，各元素P_i，k被逐行地写入这样一个存储器中，并被逐列读出，以便获得所述转置积矩阵P^T。被加至地址输入端上的地址AD3、AD4确定：一个乘积元素被储存到哪个存储单元中或者是哪个乘积元素被读出。

诸子图象存储器14.05（·）的输出端被连接到另一个一维变换器14.06的输入端上，转置积阵P^T在该变换器中被乘以所述变换矩阵A。由此得到的权重因数被写入系数存储器14.07（1）中或写入系数存储器14.07（2）中。这两个存储器包含N×N（在本实施例中等于8×8）个存储单元，这些存储器借助加在它们地址输入端上的地址同样是可寻址的。在所示实施例中已经假设了，先前提到的各地址AD3和AD4能够用于此项目的。此外再假设，它们也由写/读命令WR3、WR4用这样一种方法控制，就是将积矩阵P^TA的元素y（i，k）一行一行地写入所述两存储器之一中，而储存在另一存储器中的先前的积矩阵P^TA的元素则一列一列地被读出，以便所述权重因数矩阵Y的元素y_i，k逐个地在输出端14.02出现。

为控制图2A所示之变换电路，设置了图2B所示之控制电路14.08。该电路接收来自时钟脉冲发生器8、以重复频率f_s出现的时钟脉冲。需要注意的是，这些时钟脉冲也作为取样脉冲而加至取样电路12上（见图1）。在所述控制电路中，它们被加至象素计数器14.10上，该计数器的计数状态范围从零开始，到等于构成整幅图象的象素数目。该计数器在每幅新图象开始的时刻通过由视频信号源3（图1）提供的图象复位脉冲FRS被复位。该象素计数器的计数状态作为地址而加至两个存储器14.11（·）的地址输入端上，该两存储器各以一片只读存储器（ROM）的形式存在。更详细地说，ROM14.11（1）依照某个顺序为图象存储器14.03（·）提供地址，诸象素必须按照该顺序被读出（读地址），而ROM14.11（2）则依照另一顺序为图象存储器14.03（·）提供地址，诸象素必须按照该另一顺序而写入所述图象存储器中（写地址）。

由这些ROM14.11（·）所提供的地址，经由“与”门电路14.12（·）和“或”门电路14.13（·）被加至图象存储器14.03（·）的地址输入端。为了让加于图象存储器14.03（·）上的读、写地址根据每一幅新图象而互相交替，所述图象复位脉冲FRS也被加至一个T触发器14.14上。该触发器的Q输出端提供写/读命令WR1，而其 Q输出端提供写/读命令WR2。这些命令以所示方式被加至“与”门电路14.12（·）上。

为产生用于存储器14.05（·）和14.07（·）的读和写地址，象素计数器14.10的计数状态还被加至另两个存储器14.15（·）上，它俩以ROM的形式存在，其中ROM14.15（1）为存储器14.05（·）和14.07（·）提供N×N个读地址，而ROM14.15（2）提供N×N个写地址。这些地址经由“与”门电路14.16（·）和“或”门电路14.17（·）加至存储器14.05（·）和14.07（·）的地址输入端上，以便实现使诸读和写地址根据每幅新的子图象而互相交替，ROM14.15（1）的读地址还被加至比较电路14.18，该比较电路每当一个预定的读地址出现时，便将一个控制脉冲施加于T触发器14.19的T输入端上。该T触发器14.19的Q输出端提供写/读命令WR4，而其 Q输出端提供写/读命令WR3。这些命令以图示方式加至“与”门电路14.16（·）。

在所述一维变换器14.04和14.06中，子图象X的一行象素和积矩阵P的一列乘积元素，视情况而定，可每次乘以N×N的DCT矩阵A。因为两个乘法是同一类型的，1×N个数据元d。至d_N-1的数组同DCT矩阵A的相乘，将在下文中用一般术语描述。这样乘法将称之为变换域处理。为了同前述一致，将N选为8。这些数据元于是就代表（例如）X的第i行的象素。通过这个乘法获得的1×N个乘积元素的数组将用P₀，…………P_N-1表示。

所述DCT矩阵的诸元素用表达式（6）定义，并以N＝8的情况示于图4中。由此很明显，由于余弦函数的周期性特征，这个DCT矩阵有着十分特殊的结构。更详细地说，在该矩阵中只有N-1（＝7）个在绝对值上相互不同的数字能被识别。这些数字将被称为变换域元素，并将用C^m _2N，（m＝0，1，2，…………N-1）表示。表达式（6）中离散余弦变换矩阵的各元素a_i，k的绝对值，可以等于这样一个变换域元素，如果它们按下式定义：

（7）…………C^m _2N＝D cos〔πm/（2N）〕。

例如有，对于N＝8的a_i，o＝D/

\sqrt{2}

对应于D cos〔4π/16〕，并且它等于C⁴ ₁₆。数据元d_k、乘积元素P_K以及这些变换域元素C^m _2N之间的关系，以N＝8的情况示于图5中。这些方程可以用图6所示的方式改写。由这些方程明显可见，数据元d_K是被线性组合的变换域元素C¹ ₁₆至C⁷ ₁₆相乘的。变换域元素的这些线性组合将在下文中用乘法因数表示。

图7中用图解方式展示图6所示的、对于N＝8的情况用数学方式表达的正向变换。该图解包括许多组合点，这些点用小圆点标记，并且，施加至这种小圆点上的数据元在这些组合点上彼此相加或相减。在后一种情况下，在邻近所述组合点的分支端头有数字-1表示。此外，还有诸多结点，某个给定的数据元从该结点出发，经由不同支路加至不同的组合点上。

由此图解明显可见，为了计算乘积元素P_K，将那些必须用同一乘法因数相乘的数据元首先相加或相减是可能的。只需在此之后才执行相关的乘法。由此图解还可明显看出，对于各个8个数据元的数组，只需执行16次乘法以及在这些乘法之前和跟随其后的16次加/减运算。在这方面需要注意的是，在该图的任何分支处都不出现两次或更多次的乘法，这种性质对于确定中间结果的字长是重要的。图7中这些中间结果用u、v和w表示。由此图解明显可见，所述中间结果是通过多次连续的迭代步骤获得的。在第一个迭代步上，一阶和元素u_1，r以及一阶差元素v_1，r通过执行加法和减法运算获得。所述一阶和元素u_1，r在第二个迭代步上被转换成为二阶和元素u_2，r以及二阶差元素v_2，r。对于在第q个迭代步上获得的q阶和及差元素，以及在前一个迭代步上获得的q-1阶和元素之间的关系，一般有

（8a）……u_q，r＝u_q-1，r+u_q-1，2-q+1_N-r-1

（8b）……v_q，r＝u_q-1，r-u_q-1，2-q+1_N-r-1

r＝0，1，2，……2^-qN-1

q＝1，2，……Q

u_0，r＝d_r

u_0，N-r＝d_N-r

其中Q代表小于或等于-1+2logN的最大整数。

所述和元素u_0，r及u_0，N-r将在下文中称为零阶元素。

在第q个迭代步上获得的差元素再经历若干进一步的迭代步骤，在这些迭代步中从所述差元素v_q，r得到许多辅助和元素。在图7所示的图解中，所述在从元素v_q，r开始的第j个迭代步上获得的辅助和元素一般用W_q，j，m代表，其中m是该辅助和元素在第j个迭代步上的序数。为了同前面所述一致，W_q，j，m将被称为j阶辅助和元素。对于所述j阶及j-1阶辅助和元素之间的关系，有

（9）……w_q，j，m＝w_q，j-1，m+w_q，j-1，2-q-j+1_N-1-m

m＝0，1，2，……2^-q-jN-1

j＝1，2，3，……²log（2^-qN）

W＝V_q，m

W_q，0，2 ^-qN-1-m＝V_q，2^-qN-1-m

所述和元素u_2，0及u_2，1（一般为u_Q，0和u_Q，1）、所有差元素V_q，r以及所有辅助和元素W_q，j，m都乘以一个恰当选择的乘法因子，最后将由此获得的诸子乘积有选择地互相组合。这就是说，每次都有某些子乘积被彼此相加或相减，以便提供乘积元素P_K。

为完善起见，图8展示一种用于执行图7所示的新的DCT变换的一维DCT变换器14.04或14.06。它有输入端 14.040和输出端14.041。所接收的数据元d_K通过数据总线14.042被传送至该输入端。为完善起见应当注意到，我们是采取如此并行利用这些数据元的诸比特的，以使所述数据总线由对应于该比特数的许多并行线组成。除上述数据总线外还有三组各由，例如12条并行线组成的数据总线14.043、14.044和14.045。数据总线14.042、14.043和14.044可借助开关装置SW1、SW2、SW3连接到列总线14.046上，而各数据总线14.042、14.043、14.045则可借助开关装置SW4、SW5、SW6连接到列总线14.047上。数据总线14.042、14.044、14.045可借助开关装置SW7、SW8、SW9连接到列总线14.048上。最后，数据总线14.043、14.044、14.045可以借助开关装置SW10、SW11、SW12，并经由列总线14.049被连接到输出端14.041上。

列总线14.046和14.048各被连接到分别是运算逻辑部件14.0412和14.0413的输入端14.041014、0411上。列总线14.047连接到乘法部件14.0415的输入端14.0414上。运算逻辑部件14.0412和14.0413各包括两个分别是R1、R2和R3、R4的寄存器组。它们包括，例如各12比特的12个寄存器，更详细地说，它们由所谓多端口寄存器组（参见，例如参考文献8和9）构成。这些组的寄存器都是可寻址的，为此目的各寄存器组都有一个地址输入端，用于接收地址AD5、AD6、AD7、AD8。各寄存器组都有一个分别连接到相关的运算逻辑部件输入端14.0410 和14.0411的输入端。它们还拥有连接到加法/减法部件A/S（·）输入端上的输出端。这些部件经由另一个输入端接收加/减命令+/-（·），并提供若干和或差元素，这些元素被随意地储存在组R1或R2的一个寄存器中，或者组R3或R4的一个寄存器中。各个寄存器组R1和R2都有另一个连接到数据总线14.045的输出端，各寄存器组R3和R4也都有另一个连接到数据总线14.043的输出端。

乘法器部件14.0415装备有由，例如两个12比特的寄存器组成的寄存器组M1。其输入端连接到该部件的输入端14.0414，其输出端则连接到乘法器14.0416的输入端上。该乘法器按所需顺序在另一输入端接收图7所示诸乘法因子。由该乘法器提供的诸乘积储存在输出寄存器组M2的一个12比特的寄存器中，该寄存器组M2的输出端则连接到数据总线14.044上。所述由乘法器14.0416接收的诸乘法因子是由具有若干可寻址的存储器存储单元的存储器部件14.0417例如一个ROM提供的。为了访问存储单元;该ROM接收地址AD11。同寄存器组R1、R2、R3和R4的诸寄存器一样，寄存器组M1和M2的诸寄存器也是可寻地的。为此目的，它们接收各自的地址AD9和AD10。

为了产生不同的地址，以及为了产生用于诸开关装置SW的诸控制信号，所述变换器装备了具有若干可寻址存储单元的存储器14.0418，例如一个ROM。各个存储单元都包含有许多比特，这些比特规定了在某一时刻所要控制的所有元件的状态，例如诸开关装置SW的状态、不同的地址等等。实际上似乎是，每个瞬间有大约70比特就足够了，而且要求不多于16个这些70比特的存储单元。这些比特借助于大约有70条并行线的总线14.0419而加至该电路不同元件上。所述ROM依次用一个模16计数器14.042提供的地址接受访问，该计数器14.0420由视频信号源3（见图1）产生的各FRS脉冲复位，并还接收来自倍频器14.0421的计数脉冲，该倍频器把施加给它的时钟脉冲的频率提高一倍。所述时钟脉冲以取样频率f_s出现，并且由，例如时钟脉冲发生器8（图2B）提供。

这种一维DCT变换器的运算概略地示于图9它是不证自明的。为完整起见需要注意该图中，列T指示所述模16计数器的计数状态，由R1、R2、R3、R4、M1、M2所表示的诸列则涉及不同的寄存器组的内容。更详细地说，列r₀、r₁…………指示这些寄存器组的相关寄存器的内容。由A/S（1）和A/S（2）表示的列指示：在计数器14.0420的这个计数状态T上，哪些量分别在加法/减法部件A/S（1）和A/S（2）中被彼此相加或相减。由M2表示的列指示由乘法器14.0416提供并且使用和图7中相同指示储存在M2中的子乘积。最后，由OUT表示的列，指示出现在输出端14.041的乘积元素P_K。

为正确解释这张图表可作如下描述。在各相应计数状态T＝1、3、5、7上，数据元d₀、d₁、d₂、d₃被储存于寄存器组R1的各相应寄存器r₀、r₁、r₂、r₃中。

在T＝9上，d₄被储存在R2的寄存器r₀中。在加法/减法部件A/S（1）中，则d₄被d₃减去，结果是V_1，3。

在T＝10上，V_1，3被储存于R1的寄存器r₄中，并且还在加法/减法部件A/S（1）中，将d₄加到d₃上，结果是u_1，3。

在T＝11上，u_1，3被储存在R2的寄存器r₁中，而V_1，3被储存在寄存器M1中并被乘以-C⁵ ₁₆-C³ ₁₆，以便得到乘积Z₁₁。数据元d₄在R2的寄存器r₀中被d₅替代，并在加法/减法部件A/S（1）中，d₅被d₂减去，结果为V_1，2。

在T＝12上，V_1，2被储存在R1的寄存器r₅中，子乘积z₁₁被储存在M2的寄存器m₀中，d₂和d₅相加在一起，以便得到u_1，2，而M1的寄存器m₀中的V_1，3则被乘以C³ ₁₆，于是产生子乘积Z₁₂。

在T＝13上，u_1，2被储存在R2的寄存器r₂中，z₁₁被储存在R3的寄存器r₀中，子乘积z₁₂被储存在M2的寄存器m₀中。此外，V_1，2被储存在M1的寄存器m₀中，并被乘以C⁷ ₁₆+C¹ ₁₆，从而产生子乘积z₅。再有，d₆被储存在R2的寄存器r₀中，并且被d₁减去，以便得到V_1，1。在计数器14.0420的其它计数状态下完成相应的运算。

为恢复原始的视频信号取样，解码站2（见图1）设置有逆变换电路24，该电路适合于对提供给它的N×N个基本图象权重因数y′ik的数组作二维逆向离散的余弦变换。通过将图2所示变换电路中的信号方向倒转，并借助以图8所示方法构成的两个一维逆变换器，将其中ROM14.0418的内容选择为：使该逆变换器按所希望的方式工作，从而得到此种逆变换电路的实施例。

现在能够很容易查证：在每个一元逆变换器中必须执行的所需逆变换，就是图10所示的那种变换。将图10的图解同图7的图解相比较表明，前一个是从后一个通过将图7的图解转置（见参考文献7）而得出的，这意味着，信号方向在其中倒转，各组合点被结点置换，各结点则被组合点置换。

图11还示出图8所示的变换器作为逆向离散的余弦变换器的作用过程，其中各不同的列具有和图9中各列同样的含义。

Claims

1、一种用于把由数字图象信号代表的图象，从编码站传送到解码站的电视传输系统，该编码站拥有将所述图象划分为各有N×N个象素的若干子图象的装置，而且拥有一个适合于对各个子图象作二维正向离散的余弦变换，用以产生有N×N个基本图象权重因数的数组的图象变换电路，所述图象变换电路由两个各适合于完成一次正向变换的一维正向离散的余弦变换器的级联电路构成，其中被加至该变换器上的有1×N个数据元do至d_N-1的数组被变换成为有1×N个乘积元素Po至P_N-1的数组，其特征在于，所述正向变换包括以下步骤：

a)通过执行Q个迭代步骤，从N个数据元do至d_N-1开始，迭代确定两个和元素以及N-2个差元素，其中在第q个迭代步上获得q阶和元素u_q，r以及q阶差元素v_q，r，对于它们，有：

u_q,r=u_q-1,r+u_q-1,2-q+1_N-r-1

v_q,r=u_q-1,r-u_q-1,2-q+1_N-r-1

r=0，1，2，…2^-qN-1

q=1，2，3，…Q

u_o,r=dr

u_o,N-r=d_N-r

Q是小于或等于-1+2_logN的最大整数；

b)通过对根据步骤a)在第q个迭代步骤上获得的差元素执行多次进一步的迭代步骤，迭代确定许多辅助和元素，而在第j个进一步的迭代步上即获得j阶辅助和元素Wq，j，m，对于它们，有：

w_q,j,m=w_q,j-1,m+w_q,j-1,2-q-j+1_N-1-m

m=0，1，2，…2^-q-jN-1

j=1，2，…2_log(2^-qN)

w_q,o,m=v_q,m

w_q,o,2-q_N-1-m=v_q,2-q_N-1-m

c)通过把在步骤a)中获得的两个和元素uQ，o及uQ，1以及差元素Vq，r及辅助和元素Wq，j，m的每一个，都用取自乘法因子集的关联的乘法因子相乘而产生子乘积元素，所述各乘法因子是由离散余弦变换矩阵诸元素的线性组合构成的；

d)通过将所述子乘积元素作线性组合而产生有1×N个乘积元素Po至P_N-1数组的乘积元素。

2、如权利要求1所要求的一种电视传输系统，其中所述解码站设置有一个适合于对所接收的、有N×N个基本图象权重因数的数组作二维逆向离散的余弦变换，用以对被传送图象产生一个有N×N个象素的子图象的逆向图象变换电路，所述逆向图象变换电路由两个各适合于完成一次逆变换的一维逆向离散的余弦变换器的级联电路构成，其中加于每个所述变换器的1×N个乘积元素P₀至P_N-1的数组被转换成1×N个数据元的数组，其特征在于：所述逆变换乃是所述正向变换的位置互换形式。

3、如权利要求1所要求的电视系统，其中的编码站为发送由数字图象信号代表的图象，设置有用于将所述图象划分为各有N×N个象素的子图象的装置，而且设置有一个适于对各个子图象作二维正向离散的余弦变换，用以产生有N×N个基本图象权重因数的数组的图象变换电路，所述图象变换电路由两个各适于完成一次正向变换的一维正向离散的余弦变换器的级联电路构成，其中被加至该变换器上的有1×N个数据元d₀至d_N-1的数组被变换成为有1×N个乘积元素P₀至P_N-1的数组，其特征在于，所述正向变换包括下列各步骤：

a）通过执行Q个迭代步骤，从N个数据元d₀至d_N-1开始，迭代确定两个和元素以及N-2个差元素，其中在第q个迭代步上获得q阶和元素u_q，r以及q阶差元素V_q，r，对于它们有

u_q，r＝u_q-1，r+u_q-1，2-q+1_N-r-1

V_q，r＝u_q-1，r-u_q-1，2-q+1_N-r-1

r＝0，1，2，…………2^-qN-1

q＝1，2，3，…………Q

u_o，r＝d_r

u_o，N-r＝d_N-r

Q是小于或等于-1+2logN的最大整数;

b）通过对根据步骤a）在第q个迭代步上获得的差元素执行多次进一步的迭代步骤，迭代确定许多辅助和元素，而在第j个进一步的迭代步骤上即获得j阶辅助和元素W_q，j，m，对于它们有

w_q，j，m＝w_q，j-1，m+w_q，j-1，2-q-j+1_N-1-m

m＝0，1，2，…………2^-q-jN-1

j＝1，2，…………²log（2^-qN）

w_q，o，m＝v_q，m

w_q，0，2-q_N-1-m＝v_q，2-q_N-1-m

c）通过把在步骤a）中获得的两个和元素u_Q，0及u_Q，1以及差元素V_q，r及辅助和元素W_q，j，m的每一个，以取自乘法因子集诸关联的乘法因子相乘而产生子乘积元素，所述乘法因子相乘而产生子乘积元素，所述乘法因子是通过离散余弦变换矩阵诸元素的线性组合构成的;

d）通过将所述子乘积元素作线性组合而产生有1×N个乘积元素P₀至P_N-1的数组的乘积元素。

4、如权利要求1所要求的电视系统，其中的解码站适于接收由如权利要求3所要求的编码站所发送的基本图象权重因数，并设置有一个适于对所接收的有N×N个基本图象权重因数的数组作二维逆向离散余弦变换的逆向图象变换电路，用以对被传送图象产生有N×N个象素的子图象，所述逆向图象变换电路由两个各适于完成一次逆变换的一维逆向离散余弦变换器的级联电路构成，其中加于该变换器的1×N个乘积元素P₀至P_N-1的数组被转换成1×N个数据元的数组，其特征在于，所述逆变换乃是所述正向变换的位置互换形式。